[参考译文] AM6412：如何配置器件树、以使用 EXT_REFCLK1 作为 DP83867 的时钟源

您好、

请查看 AM64x 器件的时钟树工具以检查可为 DP8386 配置的源时钟的连接。 此外、您还可以检查 CTRL_MMR 寄存器的值、您需要对该寄存器进行修改以配置特定的源时钟。

此致、

Tushar

时钟树链接 —  https://dev.ti.com/sysconfig/ 

   有关详细信息、请参阅 AM6422：处理器论坛。  

另请参阅  AM6421：使用 EXT_REFCLK1 作为时间源、以 10us 速率生成中断 、以了解详细信息。  

感谢您的答复！

但它似乎使用 MCU+SDK。  我现在将使用适用于 AM64x 的 Processor SDK Linux、并希望在 Linux 中使用以太网。

我已按如下方式修改了 DTS 文件、添加 CLKOUT0 节点并配置为 CPSW3G 的时钟源：

clkout0：clkout0｛
#clock-cells =<0>；
兼容=“固定时钟“；
CLOCK-FREQUENCY =<50000000>；// 50MHz
}；

&cpsw3g｛
全部引导；
pinctrl-names =“default"；“；
pinctrl-0 =<&rgmii1_pins_default>；
时钟=<&clkout0>；
}；

但这不奏效。 我认为可能需要更多配置。

您好、

感谢您提供上述详细信息。 我正在将您的问题发送给我们的领域专家以供进一步评论。 请在一天或两天内回复。

此致、

Tushar

您好：  

如何修改 EVM 的器件树以将 DP83869 的时钟源切换到 SoC 的 EXT_REFCLK？

在我看来、“EXT_REFCLK"并不“并不用作 SoC 的输出时钟、而是用作各种 SoC 外设（如 PCIe、CPSW 通用平台时间同步 (CPTS)、MCAN 等）的输入时钟 由于它旨在用作 SoC 的输入时钟、因此我不理解为什么您特别将 EXT_REFCLK 作为 DP83867 的源时钟。  

我想您正在尝试找出一种方法、将从 SoC 生成的输出时钟用作 DP83867 的源时钟？

如果是、您能解释一下为什么需要此设计而不是使用 25MHz 板载振荡器吗？ 它是为了降低元件成本吗？

-道林

你好

我想您正在尝试找出一种方法、将从 SoC 生成的输出时钟用作 DP83867 的源时钟？

=>是

如果是、您能解释一下为什么需要此设计而不是使用 25MHz 板载振荡器吗？ 它是为了降低元件成本吗？

=>是。 硬件设计已经确定、很难更改。 我查看了“AM64x GP EVM 用户指南“和 EVM 原理图、 本手册说可以将此引脚用作 DP83867 的基准时钟。