• 状态
  • 已锁定 已锁定
  • 回复 4 回复
  • 订户 0 订户
  • 视图 29 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VH-Q1：TFTP 在 MPU 侧的 Enet LLD 顶部与 LWIP 一起工作

admin
Guru**** 2485235 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1554502/tda4vh-q1-tftp-to-work-with-lwip-on-top-of-enet-lld-on-mpu-side

器件型号：TDA4VH-Q1


工具/软件：

我们正在使用 TI 驱动程序开发自定义引导加载程序。 我们首先使用以下宏来初始化 SBL、然后是 UART 和 MMC 驱动程序所在的 MPU。 但 enet helloworld 示例无法正常工作。 在 MPU 中工作需要进行哪些更改？ 我们希望 tftp 能够在 Enet LLD 之上与 LWIP 配合使用。

  “-DSBL_LOG_LEVEL=2"</s>“
  “-DSBL_ENABLE_PLL"</s>“
  “-DSBL_ENABLE_Clocks “
  “-DSBL_ENABLE_DDR"</s>“
  “-DSBL_ENABLE_SERDES"</s>“
  “-DSBL_ENABLE_HLOS_BOOT"</s>“
  “-DSBL_HLOS_NOWS_FLASH"</s>“
  “-DSBL_USE_DMA=1"</s>“
  “-DSBL_SCRATCH_MEM_START=0xC2000000"</s>“
  “-DSBL_SCRATCH_MEM_SIZE = 0x4000000“
  “-dboot_OSPI_"</s>“
  “-DMAx_APP_SIZE_EMMC=0x7D000"</s>“
  “-dEEPROM_DATA_DDR_ADDRESS=0x90000000"</s>“
  “-DSBL_DISPLAY_PROFILE_INFO_"</s>“
  • 0
    TI__Guru**** 2485235 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    、但 enet helloworld 示例不起作用。

    ENET Hello World 示例仅在 MCU1_0、MCU2_0、MCU2_1 和 MCU3_0 等几个内核上受支持。 根据内核、此应用是 为不同的 CPSW 实例构建的。

    请注意、这些是 SDK 的参考示例、应在没有任何其他内核运行的情况下独立运行。 如果您在不同应用下运行多个内核、则需要注意 ENET 示例的存储器映射。

    此外、TI 并未验证 LWIP 栈的所有选项。 仅探索了 TCP、iperf、UDP 和 ARP 等几个选项。

    此致、
    Sudheer

  • 0
    TI__Guru**** 2485235 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    是否有任何使用在 MPU1_0 内核上运行的 Enet LLD 的示例。 还是需要从 MCU 内核运行？ [/报价]

    RTOS SDK 支持的示例没有在 MPU1_0 内核上运行的示例。
    MPU 内核专为应用而设计、运行 Linux/QNX 等 HLOS。

    我们有一个 TI SDK 支持的本机 Linux 驱动程序、用于网络功能。  
    U-Boot 还支持 CPSW2G 本机驱动程序、并可 从 U-Boot 用于 TFTP。

    [quote userid=“667265" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1554502/tda4vh-q1-tftp-to-work-with-lwip-on-top-of-enet-lld-on-mpu-side/5983405 串行器/解串器的 SBL 板初始化已完成 (CPSW2G)。

    请参阅以下常见问题解答、了解 TI SoC 支持的 CPSW 实例和 TI SDK 的软件支持模型。
    【常见问题解答】TDA4VM：有关 J7 器件和 TI SDK 支持的软件中支持的 CPSW 实例的详细信息/信息。

    CPSW 测试
    Cpsw_openInternal：无法通过 RM：–8 分配 RX 流
    Cpsw_closeInternal：：–1
    断言@行：1209 在/home/uir1kor/ORBIX_uP/sw/ti/drv/enet /RxRsv/per/cpsw.c: src hCpsw->hRxRsvdFlow ！= NULL

    如上所述、示例是仅为几个内核开发的、如果我们要从其他内核运行示例、而不是在 MPU 内核上运行、则需要考虑资源分配。  

    此致、
    Sudheer

  • 0
    TI__Guru**** 2485235 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    感谢您的快速响应。 我使用由 MPU 控制的 CPSW9G、您刚才说过、由于我们使用 serdes1 和 serdes4、本示例没有根据我们的需要配置 CLKS、因此应配置如下所示的 SerDes clk。

    #define TISIC_DEV_CPSW_9XUSS_J7AM0_SERDES1_RXCLK 61

    。

    /*作为 CPSW9G 所有者的 MCU2_0 需要异步访问、从而防止时钟
    *任何其他内核的更改*/
    moduleId = TISCI_CPSW_9XUSS_J7AM0；
    appFlags = TISCI_MSG_FLAG_DEVICE_EXCLUSION；
    cppiClkId = TISCI_CPSW_9XUSS_J7AM0_CPPI_CLK_CLK；
    rgmii 250MHz ClkId = TISCI_DEV_CPSW_9XUSS_J7AM0_RGMII_MHz_250_CLK；
    rgmii 50MHz ClkId = TISCI_DEV_CPSW_9XUSS_J7AM0_RGMII_MHz_50_CLK；
    rgmii 5MHz ClkId = TISCI_DEV_CPSW_9XUSS_J7AM0_RGMII_5_CLK；
    clkSelMux = ENET_CPSW0_CPTS_CLKSEL_MAIN_SYSCLK0；
  • 0
    TI__Guru**** 2485235 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    感谢您的快速响应。 我使用由 MPU 控制的 CPSW9G、正如您所说、本示例没有根据我们的需要配置 CLKS、因为我们使用 serdes1 和 serdes4、因此应配置如下所示的 SerDes clk。

    有关基于所用接口的串行器/解串器时钟配置、请参阅 TI SDK 中的电路板配置文件。
    此外、如上所述、我们没有 PDK 中的任何示例可在 A72 内核上运行、并且 TI 尚未验证 LWIP 的 TFTP。
    您需要从 LWIP 移植自己并了解 TFTP 支持。

    此致、
    Sudheer