This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] SK-AM62B-P1:SK-AM62B-P1 上高速布线的阻抗计算

Guru**** 2560190 points
Other Parts Discussed in Thread: SK-AM62B-P1

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1556125/sk-am62b-p1-impedance-calculation-for-high-speed-traces-on-sk-am62b-p1

器件型号:SK-AM62B-P1


工具/软件:

尊敬的 TI 专家:

我正在使用设计定制 SBC AM6254 Sitara SoC 参考设计进行操作。 为确保适当的信号完整性、我需要清楚地说明 阻抗设计目标 使用了许多这样的闪存。

我的困惑: 使用 IPC 公式的非对称带状线、微带的计算与 SK-AM62B-P1 设计中隐含的值不同。

您能否提供有关 (SK-AM62B-P1) 的详细信息:

  • 分层结构  目标阻抗值 (单端和差分微带/带状线)用于 DDR4、SDIO、USB、以太网、HDMI 等高速接口 MIPI CSI/DSI 和 LVDS。

  • 计算方法和仿真方法 然后是该设计中的阻抗控制。

  • 用于获取阻抗值的公式或工具。

这些信息可帮助我将堆叠和布线与参考设计正确对齐。

此致、
Arijit

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Arijit

    感谢您的查询。

    数据表包括 PCB 连接要求

    示例如下所示

    以下常见问题解答包含主要配套资料的链接、包括数据表和内核电源的目标阻抗。

     https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1183910/faq-am625-custom-board-hardware-design-collaterals-to-get-started 

    以下常见问题解答类似包括 DDR 设计指南在内的通用高速设计指南。

     https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1551120/faq-am625-am623-am620-q1-am62l-am64x-am243x-alv-am62ax-am62d-q1-am62px-board-layout-links-to-documents-for-general-high-speed-layout-guidelines 

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Arijit

    我的混淆: 使用 IPC 公式的非对称带状线、微带的计算与 SK-AM62B-P1 设计中隐含的值不同。

    请总结一下您看到的不同之处。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、先生

    我发现的区别是、我使用标准公式计算出的阻抗值与我假设 SK-AM62B-P1 电路板上的目标阻抗不匹配。 我想知道 TI 针对每个高速接口使用的确切阻抗目标、以便我可以调整自己的定制设计。  

    例如:用于 USB Type-C diff。 第 1 层微带布线 、即布线宽度、间距、铜厚度等特性。 电介质高度、er,耦合因数 — 我得到了 68Ω 周围的 Zdiff、其中 USB2.0 的目标阻抗应为 90 –100Ω。

    与 第 10 层 DDR4 单端微带类似、我得到了 41Ω 周围计算出的阻抗、其中目标阻抗为 50Ω
    因此、  我想了解每个高速接口在电路板属性方面的确切阻抗目标。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Arijit

    谢谢你。

    我在上面分享的常见问题解答可以帮助回答一些问题。

    我们建议客户遵循 SK、因为 SK 已进行仿真和测试。

    检查一下仿真团队是否可以提供任何其他输入。

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    是的、先生、请告诉我您团队的回应。
    此外、如果我提交设计文件、您的团队是否能够审核这些文件、运行所需的仿真并提供仿真报告?  我没有必要的仿真工具。

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Arijit

    谢谢你。

    我们不支持 PCB 布局审查或提供仿真支持。

    您可能必须与第三方合作。

    如果您正在与 TI 销售或支持部门合作、可以联系他们  

    此致、

    Sreenivasa.

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    好的先生

    请告诉我、

    让我检查一下仿真团队是否可以提供任何其他输入。

    谢谢你

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好 Arijit

    谢谢你。

    在内部查看时、请查看上述常见问题解答以及 E2E 中各列的应用手册。

    此致、

    Sreenivasa.