[参考译文] AM6442：在 icssg0 MDIO 的器件树中设置不正确的时钟

您好 Bruno、

感谢您的举报。

据我所知、MDIO 不应设置任何输入时钟频率。

您可以更正 ICSSG0 与时钟 ID 81 关联的问题。 但根据 TISCI 文档、只能从多个源选择的输入时钟是 CORE_CLK 和 IEP_CLK。
https://software-dl.ti.com/tisci/esd/latest/5_soc_doc/am64x/clocks.html

所以
Clocks = <&K3_CLKS 81 3>
配置 IEP 输入时钟。 该时钟多路复用已经在 icssg_iepclk_mux 中处理：

                                icssg0_iepclk_mux: iepclk-mux@30 {
                                        reg = <0x30>;
                                        #clock-cells = <0>;
                                        clocks = <&k3_clks 81 3>,       /* icssg0_iep_clk */
                                                 <&icssg0_coreclk_mux>; /* icssg0_coreclk_mux */
                                        assigned-clocks = <&icssg0_iepclk_mux>;
                                        assigned-clock-parents = <&icssg0_coreclk_mux>;
                                };

时钟 ID 62 与 EQEP2 相关联。 由于同一器件树文件中的 EQEP2 节点位于更高的位置、因此我的假设是、 如果曾经启用了 EQEP2 节点、则 MDIO 时钟设置可能会损坏 EQEP2 节点。

我将提交一个错误报告、以便在将来的版本中解决此问题。

此致、

Nick