请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TDA4VMThread 中讨论的其他器件：AM69
工具/软件：
您好、
因为如果在启动期间配置为 Gen3、则可能无法识别外部开关芯片、从而导致驱动器加载失败。 因此、Gen2 在启动期间默认为高电平。 是否有办法在 TDA4 启动后将 PCIe 速率从第 2 代修改为第 3 代？
此致、
Yang
您好、
我已经检查了寄存器指令、它似乎被设置为 EP 节点。 我目前正在使用 PCIe3 RP 函数。 我应该设置哪些寄存器？
此致、
Yang
您好、
我们当前使用的是 Linux、我已经尝试了您发送的命令。 它可以将 PCIe 速度修改为 Gen3、但有时需要多次执行
成功。 为什么会这样？
下图显示了开机后的默认属性：
以下是我多次修改的日志：
此致、
Yang
您好、
由于当前的功能限制、我必须在启动期间将 PCIe 保持在第 2 代。 因此、我在代码中手动将 PCIe 设置为 Gen2、从而产生 Lnkcap
在系统启动期间仅为 5GT/s。 是否有任何方法可以修改此属性？
此致、
Yang
您好、
我刚刚在 AM69 上进行了实验、想看看我是否可以将链路重新训练到比 lnkcap 寄存器中广播的速度更高的速度。 初次尝试时、似乎链接速度高达 8GT/s。 问题可能在其他地方。
在再培训期间、这可能是一个均衡阶段问题。 您能否检查 PCIe 配置空间中的 LnkSta2 寄存器以判断某些均衡相位是否通过。
此外、许多 PCIe 问题源自时钟问题、因为根端口和端点都需要正确同步以避免问题。
什么是时钟配置、即 REFCLK？
J7 和 PCIe 端点的源是什么？
他们有共享时钟吗？
是外部时钟、还是由 J7 通过其 PLL 在内部配置？
此致、
Jeff
您好、
以下是关于 LnkSta2 的信息：
什么是时钟配置、refclk？
是、当前 REFCLK 是 TDA4 中的默认 REFCLK。
J7 和 PCIe 端点的源代码是什么？
EP 是一种 MVL 开关。
[报价 userid=“656581" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1544420/tda4vm-modify-pcie-speed-from-gen2-to-gen3-after-tda4-startup/5978736他们有共享时钟吗？
是外部时钟、还是由 J7 通过其 PLL 在内部配置？
[/报价]J7 内的 PLL 配置的时钟。
此致、
Yang
您好、
嗯、链路均衡似乎失败、或者甚至可能从未启动。 均衡开始时、链路必须处于 L0 状态。 您是否熟悉 PCIe 控制器的 TI 寄存器读数？ 如果是、则有一个寄存器保存 LTSSM 所处状态的值。 我很想知道在均衡开始时链路是否处于正确的 L0 状态。 如果您可以找到控制器基地址、LTSSM 寄存器偏移位于该寄存器的位 29：24 中。 这将告诉您链路的状态。 设置新速度后、设置再训练位之前、能否读取该寄存器/存储器？
此致、
Jeff
您好、
从下图可以看出、设置新速度后、寄存器值没有改变、但寄存器低位在重新训练后发生了变化。
下图显示、即使速度修改失败、寄存器值也保持不变。
此致、
Yang
您好、
如果您可以每~1ms 轮询一次、那是一个很好的开始之处。 5 毫秒的间隔可能是可以接受的。 在链路均衡过程中、您将进入不同的恢复状态。 另外、继续检查 LnkSta2、因为它将显示已成功完成的均衡阶段（如果有）。
我们 TRM 的下表显示了不同的状态以及在寄存器位字段中表示它们的值。
此致、
Jeff
