• 状态 Resolved
  • 已锁定 已锁定
  • 回复 12 回复
  • 订户 0 订户
  • 视图 3 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM62L：MMC0 的速度

admin
Guru**** 2489685 points
Other Parts Discussed in Thread: AM62L

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1541384/am62l-speed-of-the-mmc0

器件型号：AM62L


工具/软件：

全部、  

我指定的 Focus 客户对 MMC0 速度有疑问：

是否支持高达 50MHz 的 DDR 模式（4 位、8 位）？ 根据下表、我们在 3.3V 下能够最快实现的似乎是 8 位的 52MHz。

 

请提供建议。

我要求澄清他的目标。  我假设这是可能的最快速度。  这是否是 200MHz 的 HS200 8 位、而不是上面提到的 3.3V @ 50MHz？

此致、  

Blake

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好：

    HS200 是 MMC0 支持的 eMMC 卡最高速度模式。

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我看到还有更多的问题,我错过了:

    我对 MMC0 接口有几个问题、这是我们将用于 eMMC NAND 闪存的接口。 我们计划在 DDR 的 52MHz 运行该工具。  

    1. 我注意到、MMC 引脚的驱动强度似乎没有任何位改变。 它们似乎都是保留的：

    2.另外, EVB 原理图有一些关于 eMMC0 接口及其内部拉电阻的注释。  

    • TI 是否进行了足够的测试来确认不需要外部上拉电阻器？
    • R491 呢（时钟信号上的 50K 上拉）？ TI 是否有测试结果表明是否需要测试结果？
    • R499（时钟信号上的 10k 下拉电阻）呢？ 这是必需的吗？

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您插入的表格中的任何位置均未提及 52MHz。 由于 AM62Lx PLL 工作频率和 内部时钟分频器、在 eMMC 标准中、我们仅在定义为在 52MHz 下运行的模式下支持高达 50MHz 的电压。 eMMC 标准不允许通过 52MHz 运行的任何模式发出 3.3V 信号。 因此、HS200 在 1.8V 下运行。

    您插入的表 将在数据表的下一个版本中更新。 我们将为“高速 DDR“添加新行、其中包括 1.8V 或 3.3V 的工作电压、但在此模式下、频率将限制为 40MHz。 我们还删除了表中的最后三行。 之所以这样做、是因为 AM62Lx MMC0 端口仅支持 eMMC 和嵌入式 SDIO。 它不支持 SD 卡、 嵌入式 SDIO 器件仅在高达 UHS-I SDR25 的速率下运行。

    在 MMC0 信号功能上实现的 SDIO 缓冲器类型具有固定的 40 Ω 源阻抗。

    对于 AM62Lx、您插入的原理图快照看起来不正确。 当连接到 eMMC 器件时、AM62Lx MMC0 信号的建议外部拉电阻 为 CLK 上的下拉电阻、CMD 上的上拉电阻和 DAT0 上的上拉电阻。 我建议使用标准容差 47k Ω 电阻器。 需要使用这些拉电阻来在未受保护的 eMMC 输入上保持有效的逻辑状态、直到软件初始化 MMCSD0 主机控制器和相关的 IO、因为默认情况下会关闭与这些信号关联的 AM62Lx IO。   默认情况下、eMMC 标准要求所有 eMMC 器件通过打开内部上拉电阻器来为其 DAT[7：1]输入提供内部保护。   进入 8 位模式时、eMMC 器件将关闭 DAT[7：1]上的内部上拉电阻、或者  在进入 4 位模式时关闭 DAT[3：1]上的内部上拉电阻。 当 eMMC 器件关闭这些信号上的内部上拉电阻时、主机应该打开这些信号上的内部上拉电阻。  因此、 DAT[7：1]不需要外部上拉电阻。 不过、我们最近发现 TI 软件没有为这些信号开启主机上拉电阻器、这意味着这些信号 在未驱动时悬空。 我假设这将在新版本的软件中得到修正。

    此致、
    Paul

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Paul：  

    我已通知我的客户、他们正在评估回复。  希望我明天能够关闭该线程,但如果工程师有任何后续问题,我将在今天打开该线程。

    感谢您的快速和彻底的回应！

    此致、  

    Blake

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Blake、  

    添加其他信息供您查看

    SK 设计文件：

      在 上一修订版中观察到一些差异。

    所有必需的更新都是最近进行和发布的。

    TMDS62LEVM 设计文件包（修订版 B）

    SPRCAL6B.ZIP (97010 KB)

     有关原理图的快速参考、请参阅以下链接：

    (+)【常见问题解答】AM62L (AM62L32、AM62L31) 定制电路板硬件设计 — 关于重复使用 EVM TMDS62LEVM 原理图的设计说明和审阅说明 — 处理器论坛-处理器 — TI E2E 支持论坛

    我们嵌入了包含组件详细信息的标准 PDF 和智能 PDF。

    这些 EVM 已使用原理图配置进行了测试。

     关于上面提供的原理图图片：

    E2E 中发布的原理图似乎是客户原理图。

    似乎客户重复使用了 SK 的原理图、没有重新配置 DNIS。

    我们在硬件设计注意事项文档中提供了此注释：

    当重复使用 SK 设计（原理图）时、可以复位所有元件的 DNI 设置。 请确保重新配置 DNI（安装 DNI 可能会影响功能）。  

    https://www.ti.com/lit/pdf/sprujc9

    此致、

    Sreenivasa.

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    很棒的信息 Sreenivasa！  感谢您关注客户。  当第一个原理图进行审阅时、这将节省巨大的问题。

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Blake、  

    感谢您发送编修。

    如果需要优先考虑原理图审核、请告知提交申请的可能日期。

    此致、

    Sreenivasa.

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Blake

    快速说明：

    如果客户重复使用 AM62L EVM 原理图、则时钟、复位、OSPI、SD 卡、以太网 USB 等部分中有一些 DNI 元件。

    建议客户验证 BOM 或 SK EVM PDF 原理图中的 DNIS 并对 DNI 进行所需的更新。

    此致、

    Sreenivasa.

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Paul：   

    我们处于竞争劣势、因为它们空间受限并连接到 3.3V。  80Mbps 与 104Mbps。  您看到了任何选项吗？

    以下是我与客户的讨论：

    那么、您正在查看 SDR 50MHz 8 位且频率为 3.3V 的正确值吗？ 【客户】正确、但根据当前信息、我宁愿选择当前支持的 40MHz DDR、8 位、3.3V（根据 Paul 之前的回答）、因为这会提高吞吐量。

    那么、如果您可以在 8 位/3.3V 下执行 DDR 50MHz 或 SDR 100MHz、以便使速度加倍并避免电平转换器正确吗？ 【注意：这些选项目前不是已发布的选项，但我想追逐为什么以及它们是否可以成为有效的选项，但我想健全地检查它们是否能首先解决您的问题】。  【客户】是的、100MHz 8 位/3.3V 的 SDR 理论上可以解决我的问题。 实际上、这不会解决我的问题、因为它不是 eMMC 规范的一部分、因此您找不到支持该功能的 eMMC 器件 (100MHz 为 8 位、3.3V 的 SDR)。

    此外、200MHz ~会使电流吞吐量增加一倍、但代价是如果使用电平转换器降至 1.8V、则会占用您不需要的空间。 对吧？ 【您已使用之前的电子邮件删除此选项–但我想确保我理解正确】。 【客户】正确。

    以下说明的 40MHz 3.3V DDR 如何？：

    您插入的表将在数据表的下一个版本中更新。 我们将为“高速 DDR“添加新行、其中包括 1.8V 或 3.3V 的工作电压、但在此模式下、频率将限制为 40MHz。 我们还删除了表中的最后三行。 之所以这样做、是因为 AM62Lx MMC0 端口仅支持 eMMC 和嵌入式 SDIO。 它不支持 SD 卡、嵌入式 SDIO 器件仅在高达 UHS-I SDR25 的速率下运行。

    这将给你一个有效的 80 而不是 104 但比 50 更好. 这是您正在考虑的选项吗？ 【客户】是的、这是我计划使用的选项、因为它是我们当前情况下的最佳实用选项。

    他是否在使用我们的最佳选择？

    谢谢、

    Blake

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的、   如果他们不愿意使用 1.8V 信号、则以 40MHz 运行的高速 DDR 模式是最高吞吐量的选项。

    根据我的理解、 在 50MHz 下可以在高速 DDR 模式下运行 MMC0 外设、但 内部数据路径中存在吞吐量限制、这会导致  在 40MHz 与 50MHz 下运行时外设的有效带宽更好。  因此、 您不应根据外设运行速度简单地判断数据吞吐量。  

    此致、
    Paul

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、Paul：  

    客户询问：

    TI 能否确认该软件问题已得到解决？ 如果已修复、我将从 MMC0 数据线 (D1..D7) 上移除 47k 上拉电阻器：

    [Paul 写入]因此、 DAT[7：1]不需要外部上拉电阻器。 不过、我们最近发现 TI 软件没有为这些信号开启主机上拉电阻器、这意味着这些信号 在未驱动时悬空。 我假设这将在新版本的软件中得到修正。

    如果尚未修复、TI 何时预计会完成此操作？ Itron 将使用 TI 的驱动程序（裸机和 Linux）、因此我假设您的驱动程序中没有修复、那么无论我们使用的是什么、都不会修复。

    建议客户在裸机/Linux 的原理图中做些什么？  谢谢！

    此致、  

    Blake

  • 0
    TI__Guru**** 2489685 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    因此、对于找到该主题的所有人来说、从 11.02 SDK 版本开始、将启用软件弱拉取以供 AM62L eMMC 使用。  

    此致、  

    Blake