[参考译文] AM69：如果我将 PWR 取消连接到特定的 VDDA_输入、如 CSI、DSI、MMC0、DDR1、2、3、会发生什么情况？

即使未使用该功能、也需要为所有电源轨提供正确的电压。  例如、即使未使用 USB、VDDA_0P8_USB 也必须提供 0.8V 的电压。  我无法描述未上电电源轨的不同组合会发生什么情况、因为 TI 不会测试这些不受支持的配置。  该器件没有针对“部分“电源的内部保护、可能会通过反向电流路径损坏器件。

我不理解注释“目标是将整个 DDR1 直接连接到 DDR1/GND“ VSS。  如果未使用 DDR1、则只需拉取 DQS/DQSn 信号 — 其他信号可以保持开路。

非常感谢。

原因是我使用的是 6 层板、我只设计了 6 层板。 这包括参考平面。

但最后我需要做的是为 DDR1 和 DDR2 添加下拉和上拉电阻器。 这似乎是一个简单的任务、但它正在拆分参考平面。  

如果未使用 IP、您也可以删除筛选器。   在上一个与 VDDA_0P8_USB 配合使用的示例中、您可以移除 L53、C321、C167、C168（但仍将 VDDA_08_USB 连接到 VDD_CORE_0V8。  这可能有助于减少 BGA 区域中独立电源轨的数量。

又增加了一秒。 最重要的是 DDR1 和 DDR2 以及 MMC0、因为它们会在参考平面中产生孔。

我不喜欢这一点、因为您永远不能断开或分割参考平面。  

这里一样

对于该器件、6 层 PCB 非常激进。  根据我的图片、如果有任何过孔连接到 BGA 焊盘、是否没有办法避免问题？    可能需要做出折衷、可能需要 DDR 数据速率（引用无效）。  悬空的 CMOS 输入可能会振荡并损坏器件 — 因此建议端接某些引脚。

6 层 PCB 不一定具有 aggre作用。 一切都取决于设计的好坏。  

例如、如果我将 DDR_DQS 连接到 VSS、则会发现此问题。 但将它们直接连接到 VSS 会造成损害、因为它们属于 IO 类。  

我可以做的一件事是从阵列中移除一些球。 但这太耗时了。  

您认为 TI 开发团队可以尝试为 DDR 卸载一些 0 欧姆电阻器、看看会发生什么情况吗？ （在 SK-AM69 上）？

如果我将这两个引脚连接到 VSS 并将它们配置为输入、会发生什么情况？

谢谢你。 我认为“未知“是最好的答案。 我想我会通过一些实验来找到它。  我将研究有关将引脚配置到输入并将其连接到 VSS 的更多信息。

顺便说一句！ ATT 直接启动... GPIO 是否随机选择作为输入和输出？ 我想到了在没有电阻器的情况下将 DQS 连接到 VSS 和 1.1V。  

如果您指的是 DQS 和 DQSn、这些应该是默认输入 如果您指的是 GPIO、默认情况下默认为模式 7（即 GPIO 模式）、GPIO 默认为输入。 下面是一个示例：

请注意、ROM 代码可以在引导时更改这些默认值、因此如果引导 XSPI、ROM 将根据需要配置 XSPI 引脚。

这意味着、如果焊盘配置为输入、我可以将它们连接到 VSS。 嗯、DQS_N 必须连接到 1.1V、以防时钟不会振荡。 我会试一试！ 谢谢你。

大多数 GPIO 可以保持开路（未连接到 VSS）、因为可以启用一个内部拉电阻器以防止引脚悬空。  请参阅上一个响应、拉动类型列。  需要端接的未使用引脚是不支持内部拉电阻选项的引脚。

是的、我知道。 但是、如果仅配置为输入、则不提供内部拉电阻的未使用引脚可直接拉至 VSS、无需电阻器。 除了模拟输入。 它们需要特定的逻辑低电平值。