[参考译文] AM6442：A53 内核与 MCU PLUS SDK 之间的 IPC

您好、Tony、

嗯、问得好。 我预计在技术上是可行的、因为我在 AM62x MCU+ SDK 11.0 examples/drivers/ipc/ipc_rpmsg_echo 中同时看到 A53ss0-0 和 a53ss0-1。

但在 AM64x MCU+ SDK 10.1 中、A53 核心 0 是该示例中的唯一一个。

您使用的是哪个版本的 SDK 和 SysConfig？ 最新版本的 SDK 上是否相同？

我正在将您的主题重新分配给另一个团队成员、以便推动对话。 她在本周的剩余时间里不在办公室。 如果您在下周中没有收到回复、请 ping 通该主题。

此致、

Nick

MCU 和 SDK11 也只有 A53ss0。

客户需要为每个 A53 内核提供 IPC 示例。

大家好、Tony、我想说为什么没有 AM64x 专用套件、然后回来给您。

此外、您的客户是否需要在 A53 内核之间使用 IPC？ 或者、更好的问题是、IPC 需要哪些内核之间的通信？

谢谢您、

Paula

您好 Paula、

客户在所有内核中都需要 IPC、他们将在 A53 和 R5F 上运行 RTOS、现在无法成功将 IPC 迁移到 A53SS0-1。 需要一个示例。 我让客户自行描述。

您好 Paula、  

感谢   您的 答复。  我们 目前 需要       在  以下 6 个 内核中实现 IPC（进程间通信）功能： A53ss0_0 、A53ss0_1、R5FSS0_0 、R5FSS0_1 、R5FSS1_0、    R5FSS0_1。  此外、 我们 需要    在 A53SS0_0 上运行 FreeRTOS 、而  其他 内核则  在 裸机上运行。
 目前、 我们 发现              官方 示例 工程中 ipc_notify_v0_cfg.c 文件中没有 A53SS0_1 的配置。    例如、 在    Ipc A53SS0_Config gIpcNotifyMailboxConfig[CSL_CORE_ID_MAX] [CSL_CORE_ID_MAX]的定义中、 所有   与 Notify_Mailbox 相关的条目均   设置 为 默认 值。  
我们 需要 您  补充         A53SS0_1 IPC 功能的相关配置。  我们的 最终 目标 是  确保           6 个 内核 (A53ss0_0、A53ss0_1 、R5FSS0_0、R5FSS0_1 、R5FSS1_0、 R5FSS1_0、R5FSS1_0、   R5FSS0_1)、  FreeRTOS  仅 在 A53SS0_0 上运行 、  其余 内核  在 裸机上运行。

Tony、Andy、感谢您提供的信息。 我与我们的开发者讨论过,建议创建一个 SITREQ。 我稍后会在这里发送链接。

尽管如此、这可能需要一些时间、因为需要讨论/批准/安排/制定  

目前、客户面临的当前问题是什么？ 如果有具体问题、我们可以在此期间提供帮助来解决。

谢谢您、

Paula  

您好 Paula。感谢 您  的 答复。  

我们的 具体 要求 是 确保  A53ss0_1 可以        通过 共享 存储器使用 A53SS_0 和 R5FSS_x 实现数据传输、 并且  它 可以 触发 和 响应     其他 内核的“IpcNotify_ISR"。“。

我们的 迫切 要求 是  取得 一个 例子, 这  也是 我们 最 重要的 要求。    您 提供的示例 可以  基于  “mcu_plus_sdk_am64x_11_00_00_15\examples\drivers\ipc\ipc_notify_echo\am64x-sk"和“和“mcu_plus_sdk_am64x_11_00_00_15\examples\drivers\ipc\ipc_notify_echo\am64x-evm" ，“， 如、如    下图 所示。    根据      下图中的示例  、添加 一个 “a53ss0-1_nortos" （“（核心（核心实例）。  

确保可以在这 6 个内核的每对之间实现 IPC 功能、并且每对内核可以触发或响应彼此的“IpcNotify_ISR"。“。

添加“a53ss0-1_nortos"后“后、使 FreeRTOS 在 A53_0 上运行、而其他 5 个内核 (A53ss0_1/R5FSS0_0/R5FSS0_1/R5FSS1_0/R5FSS1_1) 在裸机上运行。

请提供 示例 根据上述要求。 感谢您的麻烦。

您好 Paula/Yang、

邮箱/IPC 限制
•SoC 在 A53 集群上提供多个邮箱中断、可用于 A53 内核之间的通信（例如，A53 core0 <-> A53 core1） 。
•但是、 MCU+SDK IPC 驱动程序对 A53 core1 没有开箱即用的支持。
•要使其正常工作、您需要手动启用邮箱中断路由并为 A53CORE_1 配置 TX/RX 环形缓冲器。

这不是官方支持、此处的任何修复都将是自定义工作。

虽然 AM64x SoC 在技术上允许在 AMP 模式下运行 A53 内核、但存在一些实际挑战和限制、使得这种方法在生产中使用时面临风险：

AMP 模式为实验模式：

•TI 仅作为一项实验功能为 A53 内核提供 AMP 模式。
•这意味着并非所有驱动程序和 SDK 组件都针对此配置进行了验证。 在生产中使用它会增加隐藏问题的风险,尤其是在中断处理、资源共享和缓存共享方面。

中断路由问题：
•即使您为一个 A53 内核启用中断、由于默认情况下 GIC（通用中断控制器）会将共享外设中断 (SPI) 路由到整个集群、因此即使您为一个 A53 内核启用了中断、也有可能在其他内核上触发相同的中断。
•要防止发生这种情况、需要仔细配置、并且当前 MCU+ SDK 支持有限。

共享 L2 高速缓存：
• 所有 A53 内核共享相同的 L2 高速缓存。  
•在 AMP 模式下、两个内核可能会在同一 L2 下发生争用、从而导致性能下降和不可预测的延迟、对实时或安全关键型应用尤其有害。

SYSFW 资源分配：
•系统固件 (SYSFW) 在 A53 集群级别分配资源、而不是在单独的 A53 内核级别分配资源。

此致、

Anil.

尊敬的 Anil：

听起来很危险。  

AM62x MCU PLUS SDK 中双 A53 IPC 示例的状态是什么？ 它是否也未经验证,只是实验?  

如果验证了 AM62x 双 A53 IPC 示例、则需要有关如何从 AM62x 迁移到 AM64x 的建议/经验。

您好、Tony、将对话移至电子邮件

谢谢您、

Paula