请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM6442主题：SysConfig 中讨论的其他器件
工具/软件：
SDK：工业通信 v11.0.0.08
SysConfig 1.22.0+3893
在我的当前工程中、使用了两个 PRU-ICSS：
- PRU_ICSS0 配置为 RF50_0、作为 EtherCAT 相关性。
- 为 RF51_0 内核配置了 PRU_ICSS1。
它们以不同的时钟速率运行、但 SysConfig 为两者分配了相同的父时钟（在本例中为=2）。 这导致其中一个 模块无法按预期工作：如果我延迟了 RF51_0 的启动、我可以验证 ICSS0 运行是否正常、但在调用 PowerClock_init () 后会立即“中断“。
/* Core R5F0_0 */
SOC_ModuleClockFrequency gSocModulesClockFrequency[] = {
{ TISCI_DEV_PRU_ICSSG0, TISCI_DEV_PRU_ICSSG0_CORE_CLK, 200000000,2},
{ TISCI_DEV_PRU_ICSSG0, TISCI_DEV_PRU_ICSSG0_UCLK_CLK, 192000000, SOC_MODULES_END},
{ TISCI_DEV_PRU_ICSSG0, TISCI_DEV_PRU_ICSSG0_IEP_CLK, 200000000,5},
{ SOC_MODULES_END, SOC_MODULES_END, SOC_MODULES_END, SOC_MODULES_END },
};
/* Core R5F1_0 */
SOC_ModuleClockFrequency gSocModulesClockFrequency[] = {
{ TISCI_DEV_PRU_ICSSG1, TISCI_DEV_PRU_ICSSG1_CORE_CLK, 333333333,2},
{ TISCI_DEV_PRU_ICSSG1, TISCI_DEV_PRU_ICSSG1_UCLK_CLK, 192000000, SOC_MODULES_END},
{ TISCI_DEV_PRU_ICSSG1, TISCI_DEV_PRU_ICSSG1_IEP_CLK, 200000000,5},
{ SOC_MODULES_END, SOC_MODULES_END, SOC_MODULES_END, SOC_MODULES_END },
};
