[参考译文] AM6442：GPMC 单次写入、非多路复用

尊敬的 Kanae：

请给我 1-2 天的时间来熟悉这个主题和旧主题。

谢谢、

Stan

尊敬的 Stan：

感谢您的支持。
我正在等待你的答复。

此致、
Kanae

没问题。

谢谢、

Stan

尊敬的 Stan：

感谢您的支持。

在这方面是否有任何进展？
由于我需要向客户报告、您能否告诉我您何时可以提供回复？

此致、
Kanae

尊敬的 Kanae：

Anastas Yordanov 正在研究这一点。 请期待他明天能做出回应。

尊敬的 Stan：

感谢您的支持！
我期待来自 Anastas Yordanov 的响应。

此致、
Kanae  

您好 Kanae、

今天,我向我们的 GPMC 专家发送了一个内部查询,目的是澄清 F15、F12 和 F13 参数定义中使用的一些时间参考点。 我认为这是我能够进行正确时序分析之前的必要步骤。 所以我正在等待他的回应（希望在明天 EOB ）。

同时、我向您提出了一些问题：

[报价 userid=“36258" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1557022/am6442-gpmc-single-write-non-multiplexed

问题 1： f15 指定用于转换。 在这里、最小值为 17.7ns、但
最大值为 22.7ns、因此即使在下一个时钟中也无法捕获该数据。
如果为设置指定了该值、我认为 17.7ns 是合理的、但正确吗？

问题 2：  f15 指定用于转换。 如果指定了保持、
我认为 22.7ns 对于最大值是合理的、但正确吗？

[/报价]

恐怕我已尽力理解客户问题 Q1 和 Q2、但我失败了、因为我在随附图中缺少更多详细信息。 我这边有几个问题：

a/“F15 指定用于过渡“？ 我想客户意味着 F15 被指定为从数据总线上的有效数据输出到发生数据转换的“延迟时间“。

b 在 Q1 案例中、下一个时钟无法捕获什么？

C/为什么要让 F15 与 Q1 案例中的 F12（设置时间）相匹配

d/在 Q2 案例中、为什么要让 F15 与 F13（保持时间）相匹配？

我对 AM6442 DS 在 GPMC 同步写入图中表示为 F15 时序（从数据锁存点到数据转换的时间）和您之前与 GPMC 专家讨论中对 F15 的理解有一些困惑。 根据您的讨论、F15 是从 GPMC 输出有效数据到数据转换的整个时间（数据宽度）、在本例中、F15 = F12 + F13。 但 F12_MIN (1.81ns)+ F13_MIN (2.29ns)<< F15_MIN = 17.7ns。  我现在正试图与同一位专家澄清这一点。  

d/您是否想重新绘制图表、提供更多的时间参考点、详细信息和备注、以帮助我了解客户的主要问题（第一季度和第二季度）。

例如、指定数据是数据 0（注释 11 和 12 适用）还是数据 1...n（注释 12 适用）。 在图中标记建立和保持时间间隔、以帮助我了解为什么在 Q1 用例中最小 17.7ns 对于建立时间是合适的、以及为什么在 Q2 用例中、最大 22.7ns 对于保持时间是合适的。

根据 F15 说明中的注释 12 和 13、我了解在数据 1 到数据 n 的 F15 计算中、应使用 J = P/2 = 20 /2 = 10ns（半周期时间）、而不是 P = 20ns。 我还理解、应使用 J = P/2 来计算 GPMC 同步突发写入场景中数据 0 的最坏情况保持时间。

P/2 - 2.3 = 10 - 2.3 = 7.7ns

P/2 + 2.7 = 10 + 2.7 = 12.7ns

感谢您的耐心！

此致、

Anastas Yordanov

尊敬的  Anastas Yordanov：

感谢您的支持。  
我期待着 GPMC 专家的答复。  

我还将对你提供的细节作出评论。

Anastas Yordanov Said；
今天,我向我们的 GPMC 专家发送了一个内部查询,目的是澄清 F15、F12 和 F13 参数定义中使用的一些时间参考点。

 我的客户参考的是数据表图 6-43。 GPMC 和多路复用 NOR 闪存 — 同步突发写入并查询单次写入。 我认为与读取相关的参数 F12 和 F13 不是必需的。

 Anastas Yordanov Said；
a/“F15 指定用于过渡“？ 我想客户意味着 F15 被指定为从数据总线上的有效数据输出到发生数据转换的“延迟时间“。

是的。 根据您的理解、F15 指定了从数据总线上的有效数据输出到发生数据转换的“延迟时间“。

 Anastas Yordanov Said；
b 在 Q1 案例中、下一个时钟无法捕获什么？

我对解释不足表示歉意。 如参考线程中所述、客户假设 50MHz 处的 J = GPMC_CLK、从而导致 J=GPMC_CLK=20ns。
在本例中、最小值 17.7ns 允许在下一个时钟周期进行捕获、但最大值 22.7ns 不允许在下一个时钟周期进行捕获、因此会出现上述问题。

 Anastas Yordanov Said；
C/为什么要让 F15 与 Q1 案例中的 F12（设置时间）相匹配

关于 F12、此处未具体提及。 请阐明为单次写入指定的值。

Anastas Yordanov Said；
d/在 Q2 案例中、为什么要让 F15 与 F13（保持时间）相匹配？

关于 F13、此处未具体提及。 请阐明为单次写入指定的值。

 Anastas Yordanov Said；
根据您的讨论、F15 是从 GPMC 输出有效数据到数据转换的整个时间（数据宽度）、在本例中、F15 = F12 + F13。 但 F12_MIN (1.81ns)+ F13_MIN (2.29ns)<< F15_MIN = 17.7ns。  我现在正试图与同一位专家澄清这一点。

我想这是读取和写入之间的区别、但请指出我的理解是否不正确。 如上所述、此处未明确提及 F12 和 F13。

 Anastas Yordanov Said；
根据 F15 说明中的注释 12 和 13、我了解在数据 1 到数据 n 的 F15 计算中、应使用 J = P/2 = 20 /2 = 10ns（半周期时间）、而不是 P = 20ns。

我还理解、注释 12 和 13 规定使用 J = P/2 = 20/2 = 10ns（半个周期时间）、而不是 P = 20ns。 但是、由于这是单次读取、因此我认为需要注意 (11)“仅 CLK DIV 1 模式的第一次传输“。 是否适用、对吧？

 Anastas Yordanov Said；
我还理解、应使用 J = P/2 来计算 GPMC 同步突发写入场景中数据 0 的最坏情况保持时间。
P/2 - 2.3 = 10 - 2.3 = 7.7ns
P/2 + 2.7 = 10 + 2.7 = 12.7ns

如果这种情况适用于 F11、则按如下所示进行计算是否正确？

 P - 2.3 = 20 - 2.3 = 17.7ns
 P + 2.7 = 20 + 2.7 = 22.7ns

此致、
Kanae

尊敬的 Kanae：

我假设不需要与读取相关的参数 F12 和 F13。

你是对的、谢谢。 我昨天还得到了专家的确认、F12 和 F13 与 GPMC 读取事务相关、F15 与 GPMC 写入事务相关。  

是的。 根据您的理解、F15 指定了从数据总线上的有效数据输出到数据转换发生的“延迟时间“。

我不确定我对您之前讨论的理解的正确性：f15 延迟时间从 GPMC 输出有效数据的时刻（在时钟上升沿 D0 或 D1..n 的时钟下降沿）开始。

原因如下：

根据这种 F15 定义、 F15 min = P - 2.3 = 20 - 2.3 = 17.7ns 不允许外部存储器在下一个 GPMC_CLK 上升沿锁存数据、因为有效数据时间宽度（根据 F15 的这个定义）小于周期 P。在这种情况下、会捕获转换期间的无效数据。  

在 F15 = P 标称值的情况下、锁存有效数据的时间间隔将非常严格（不切实际）。

对于 F15 max = P + 2.7、可以锁存有效数据。  

F15 将有一个不同的定义,我必须与专家交叉检查。   

我仍在等待专家回答我关于主要时钟时间参考点的问题。  

我将补充你的问题如下：

问题 1： F15 参数的定义是什么（以 GPMC_FCLK、GPMC_CLK、WEN 和 A/D 信号的时序图详细表示）  

问题 2： GPMC  同步 单次写入事务的设置时间 tsu 是如何定义的？ （DS 中并无此类公式）

问题 3  GPMC  同步 单次写入事务的保持时间 th 是如何定义的？ （DS 中并无此类公式）

但是、由于这是单次读取、我相信注释 (11)“仅 CLK DIV 1 模式的第一次传输。“ 是否适用、对吗？

问题 4 我想您指的 是 GPMC 同步单次写入。 正确？  

[报价 userid=“36258" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1557022/am6442-gpmc-single-write-non-multiplexed/6007341

如果这种情况适用于 F11、则按如下所示进行计算是否正确？

 P - 2.3 = 20 - 2.3 = 17.7ns
 P + 2.7 = 20 + 2.7 = 22.7ns

[/报价]

问题 5. 我假设您是根据注释 11 为 GPMC 同步单次写入情况计算 F15 最小值和 F15 最大值。 好吗？

谢谢

此致、

Anastas Yordanov

尊敬的 Anastas Yordanov：

感谢您的答复！

因此、您目前正在询问 GPMC 专家关于 Q1-Q3、对吗？
由于我需要向客户汇报、您能告诉我吗
您希望何时收到他们的回复？

关于 Q4 和 Q5、您的理解是正确的。

此外、根据您在上面提供的图表、我似乎对 F15 有不同的理解。
因为数据表未提及 单一写入、非多路复用  、因此请参考
图 6-43. GPMC 和多路复用 NOR 闪存 — 同步突发写入，
我只想确认下面红色区域的最大值和最小值。

正如我在我的第一篇文章,我也想确认时序图
规格值  进行单次写入、多路复用  结束了。

此致、
Kanae

您好 Kanae、

我已将您的新问题发送给 GPMC 专家、并提醒您回答之前的问题 (Q1-Q3) 和其他问题。  

我向他请求了回答客户 Q1-Q3 和其他问题的预期时间。

我希望明天能得到他的回应。  

感谢您的耐心！

此致、

Anastas Yordanov

你好  Anastas Yordanov。

感谢您的支持。

即使 GPMC 专家的响应尚未完成、
必须至少报告的估计时间表
我的客户。
感谢您的持续合作。

此致、
Kanae

尊敬的 Kanae：

Anastas 现在已在星期一上下班。 我正在复制/粘贴 Mark 的初始回复、但未进行修改：

“

客户已读取数据表 F15 时序、并了解了从 GPMC_CLK 上升沿到总线上数据变为有效的延迟介于（一个 GPMC_FCLK 周期 — 2.3ns）和（一个 GPMC_FCLK 周期+ 2.7ns）之间。 对于其 GPMC_FCLK 周期 20ns、数据表告知、数据将在 GPMC_CLK 上升沿之后的 17.7ns 到 22.7ns 之间转换、以启动到总线上的数据启动。

需要澄清的要点：

• GPMC_FCLK 是运行状态机的内部时钟 — 无法测量该时钟，也没有数据表时序可以参考该时钟边沿。
• GPMC_CLK 是可以测量的外部时钟 — 在一分频模式下，它是由内部逻辑和 IO 缓冲器延迟延迟的 GPMC_FCLK。 通过 IO 缓冲器的延迟可能会有所不同、因此信号可能早于 GPMC_CLK 到达引脚 — 因此从 GPMC_CLK 到总线上数据有效等信号可能存在负延迟。

我认为数据表中存在误传。 数据更有可能在数据总线上从与启动数据到总线的 GPMC_FCLK 内部时钟边沿对齐的 GPMC_CLK 边沿到–2.3ns 和+2.7ns 之间变为有效。

对于非多路复用模式、第一个数据在 GPMC 写入周期的一开始就启动到总线中（无论 CLK 激活时间或 CLK 分频器如何）。 如果 CLK 激活为 0、则 CLK 上升沿也会在 GPMC 写入周期的一开始发生。 数据可能在 GPMC_CLK 的上升沿之前最多 2.3ns、或在 GPMC_CLK 的上升沿之后最多 2.7ns。

对于多路复用模式、参数 WRDATAONADMUXBUS 会选择数据总线从地址转换为数据的 GPMC_FCLK 到哪个 GPMC_FCLK。 数据可能在 GPMC_CLK 上升沿之前最多 2.3ns（对应于 WRDATAONADMUXBUS 定义的 GPMC_FCLK 上升沿）或在 GPMC_CLK 上升沿（对应于 WRDATAONADMUXBUS 定义的 GPMC_FCLK 上升沿）之后最多 2.7ns（对应于 WRDATAONADMUXBUS 定义的 GPMC_FCLK 上升沿）。

 

我认为 F15（包括 J）的数据表最小最大值列是错误的（根据注释 10、J = GPMC_FCLK）

 

此外、数据表中的图不完整、因为它们未提供有关 GPMCFCLKDIVIDER 的详细信息。

如果 GPMCFCLKDIVIDER 为 0（1 分频）、则在初始数据之后、所有数据都会在 GPMC_FCLK 的下降沿启动、该下降沿与 GPMC_CLK（半个周期时序）同相。 第一个数据在写入周期开始时启动（非多路复用）、或者在 WRDATAONADMUXBUS 时间内启动第一个数据、用于 AD 多路复用模式。

 

如果 GPMCFCLKDIVIDER 大于 0 (2 分频、3 分频或–4)、则所有数据都在 GPMC_FCLK 的上升沿启动、这可以对应于分频后的 GPMC_CLK 的下降沿。 但是、这不是由 IP 强制执行的、寄存器配置必须适当地对齐 GPMC_CLK、以便数据在预期边沿启动。 GPMC_CLK 可以通过使用 CLKACTIVATIONTIME 来延迟 GPMC 写入周期开始后 GPMC_CLK 的第一个上升沿来对齐。

 

WRACCESSTIME 确定突发何时从第一个数据转换到后续数据。

 

它将确保清晰地使用示波器测量从 CLK 边沿到数据有效的延迟...

• WRDATAONADMUXBUS
• WRACCESSTIME

              与我在 E2E 上所做的一样、我确认了在写入周期开始时总线上出现初始数据、而与 CLK 分频器和 CLKACTIVATIONTIME 无关 (https://e2e.ti.com/support/processors-group/processors---internal/f/processors---internal-forum/1533122/am3352-gpmc-the-signal-timing)

              我怀疑数据将仅依赖于 GPMC_FCLK — 也不依赖于 GPMC_CLK

“

尊敬的 Stan：

感谢您的答复。

我理解您提供了 Mark 的初步答复。
我相信您稍后会提供详细的答案、
但在这一点上、我想就这些答复确认以下几点。

马克·赛义德;

我认为数据表中存在误传。 数据更有可能在数据总线上从与启动数据到总线的 GPMC_FCLK 内部时钟边沿对齐的 GPMC_CLK 边沿到–2.3ns 和+2.7ns 之间变为有效。

 马克·赛义德;

我认为 F15（包括 J）的数据表最小最大值列是错误的（根据注释 10、J = GPMC_FCLK）
此外、数据表中的图不完整、因为它们未提供有关 GPMCFCLKDIVIDER 的详细信息。

问题 1： 您计划何时更正上述数据表中的不准确之处？

问题 2： 请提供的计时表 单次写入、非多路复用和单次写入、多路复用 正确参数的关键参数？

马克·赛义德;

这表明当我进行端到端验证时、初始数据在写入周期开始时出现在总线上、
无论 CLK 分频或 CLKACTIVATIONTIME 如何。
（参考：e2e.ti.com/.../am3352-gpmc-the-signal-timing）

问题 3 上面的链接显示错误、无法验证。
   您能否将内容公开？

此致、
Kanae

 

尊敬的 Kanae：

我和 Anastas 我们是在我们的国家的银行假期。 我们明天上线。 对于 Q3、我要粘贴来自内部线程的最后一个响应：

“我检查了示波器上的信号波形以确认以下发现...
由于我怀疑在非 AD 多路复用模式下、第一个数据在周期开始时始终在总线上。
无论 CLK 激活时间或 CLK 分频器设置如何、周期开始时第一个数据都将在总线上。
根据 CLK 激活设置、数据可能在 CLK 启动之前出现在总线上。 根据数据表、似乎对于 div-by-1、数据将仅在第一个 CLK 上升沿启动、或者对于 div-2/3/4…… 但我已经观察到、第一个数据总是在周期开始时在总线上启动。

关于突发的第二个数据... 在 1 分频模式下、第二个数据（和后续数据）始终在 CLK 下降沿启动。
不过、在 2/3/4 分频中、第二个数据（和后续数据）可以在 CLK 上升沿或下降沿启动。 需要正确设置 GPMC 的配置、以确保数据对用于锁存数据的任何 CLK 边沿（通常为上升沿）有效。


   测试 1 div-1、CLK ACT 0、PAGEBURSTACCESSTIME = 1
       周期中总线上的第一个数据从 CLK 上升沿开始
       在 CLK 下降沿启动第 2 个数据
       
   测试 2 div-1、CLK ACT 1、PAGEBURSTACCESSTIME = 1  
       周期开始时总线上的第一个数据、第一个 CLK 上升沿之前的 1 个 FCLK 周期
       在 CLK 下降沿启动第 2 个数据
   
   测试 3div x 2、CLK ACT 0、PAGEBURSTACCESSTIME = 1
       周期开始时总线上的第一个数据、在 CLK 的第一个上升沿
       在 CLK 上升沿启动第 2 个数据…… 这是时序关闭问题，因为无法锁存有效数据 — 在 CLK 上升沿启动、在 CLK 下降沿“转换至无效“-没有 CLK 边沿来锁存数据 — PAGEBURSTACCESSTIME 必须设置为 2 并进行 CLK div-2（请参阅测试 5 和测试 6）
       
   测试 4div x 2、CLK ACT 1、PAGEBURSTACCESSTIME = 1
       周期开始时总线上的第一个数据、第一个 CLK 上升沿之前的 1 个 FCLK 周期
       第 2 次数据在 CLK 下降沿启动、但也会在随后的上升沿“转换为无效“-需要设置 PAGEBURSTACCESSTIME 必须设置为 2 并进行 CLK 2 分频（请参阅测试 5 和测试 6）
       
   测试 5div x 2、CLK ACT 0、PAGEBURSTACCESSTIME = 2
       周期开始时、CLK 上升沿时总线上的第一个数据
       第 2 个数据在 CLK 上升沿启动 — 在随后的上升沿“转换为无效“（可以在负边沿锁存，但这不正常）

   测试 6div x 2、CLK ACT 1、PAGEBURSTACCESSTIME = 2
       周期开始时总线上的第一个数据、第一个 CLK 上升沿之前的 1 个 FCLK 周期
       第 2 个数据在负 CLK 边沿启动 — 在随后的负边沿“转换至无效“（可以根据建议在上升沿锁存）

“

尊敬的 Stan：

感谢您的支持。
我将与我的客户分享第三季度的网站内容。

关于您之前提供的以下几点、我的客户评论：
“令人有点失望的是、它的措辞是‘数据更有可能在...上生效。
而不是提供保证值、尤其是因为我们询问制造商。“

Mark 声明：
我认为数据表中存在误传。
数据更有可能在数据总线上从与启动数据到总线的 GPMC_FCLK 内部时钟边沿对齐的 GPMC_CLK 边沿到–2.3ns 和+2.7ns 之间变为有效。

您能告诉我们您预计何时发布第一季度和第二季度的回复吗？

此致、
Kanae

您好 Kanae、

[报价 userid=“36258" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1557022/am6442-gpmc-single-write-non-multiplexed/6014290

问题 1： 您计划何时更正上述数据表中的不准确之处？

问题 2： 请提供的计时表 单次写入、非多路复用和单次写入、多路复用 正确参数的关键参数？

[/报价]

我正在等待专家回答 第一季度和第二季度的预计时间。

我希望今天或明天能得到他们的确认。

此致、

Anastas Yordanov

尊敬的  Anastas Yordanov：

感谢您的答复。
我希望就专家的答复采取后续行动。

此致、
Kanae

您好 Kanae、

我已经发送了一个提醒、但如今我们的 GPMC 专家可能比平常更忙一些。

我希望能够跟进专家的回答。

从专家收到的答案中、哪一个需要我一方澄清？

我感谢你的耐心！

谢谢

此致、

Anastas

尊敬的 Anastas：

感谢您的支持。

我想尽快了解我要求的第一季度和第二季度的答案。  

如果很难处理、请至少与您的专家联系以确定答案的时间表
以便我需要向客户报告。

此致、
Kanae

您好 Kanae、

GPMC 专家目前正在编制所要求的时间表 (Q2)、并将在下周初提供。

关于第 1 季度 — 我向 DS 文档团队发送了提醒。 我还希望下周初能得到答案。

谢谢

此致、

Anastas Yordanov

  

尊敬的 Anastas：

感谢您的支持。

我将与我的客户分享。

此致、
Kanae

尊敬的 Kanae：

谢谢。 我将在可用时提供。

此致、

Anastas

回复问题 2 ... 请参阅下面的时序图。

时序是从 GPMC_CLK 超过 1/2 Vs 电压 (VDD /2) 到数据总线超过 1/2 Vs 电压 (VDD /2) 的时序。
如果需要与 VIH/VIL 交叉进行比较、则建议对 IO 缓冲器、PCB 和端点（存储器/FPGA） VDD 模型执行 IBIS 仿真、以便了解从 1/2 Vs 电压 (Vih/2) 到 VIH/VIL 的上升/下降压摆率。
F15 定义了从指定的 GPMC_CLK 边沿（在引脚上）到数据有效（在引脚上）的最小/最大延迟。 在 F15 最小和最大时序之间、数据无效。 数据有效表示数据已超过 VDD /2。