请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
主题：AM6422、 SysConfig 中讨论的其他器件我写这封信是为了征求您的专业知识 、以解决客户 同时在 AM6422 上从两个 ADC 读取数据时遇到的一个具有挑战性的问题。 请参阅以下 电子邮件：
我们已经实现了一种解决方案、使用两个 SPI 外设 (MCSPI0 和 MCSPI1) 与两个 ADS7038Q ADC 并联进行通信、但事实证明、该实现并不可靠。
我们当前的方法
预期的逻辑是使用主从时钟方案：
-
MCSPI0 配置为时钟主器件、从而为两个器件生成 SPI 时钟。
-
MCSPI1 设置为“仅数据“、旨在使用来自 MCSPI0 的时钟。
-
单个 GPIO 引脚 用作两个 ADC 的共享芯片选择 (CS)。
下面是我们原理图中的硬件连接视图：
我们的交易顺序如下：
-
将共享 GPIO CS 引脚拉至低电平。
-
然后发起这两个
MCSPI_transfer呼叫。 为了管理时序、我们使用 SysConfig 工具中的 Init 延迟参数、特别是在开始从外设 (MCSPI1) 传输时（在主器件 (MCSPI0) 开始生成时钟之前）。 -
我们等待使用信标完成两次传输。
-
最后、我们将共享 GPIO CS 引脚拉至高电平。
问题：数据不一致和不可靠
我们试图解决的核心挑战是 通过软件可靠地控制此共享时钟和共享 CS 架构。
尽管采用该设置、但通信不稳定。 即使在调优初始延迟并使用不同的 SPI 时钟频率进行实验时、我们也会始终在每个读取周期中从 ADC 获得不同或损坏的值。
似乎即使使用
Init delay、我们也无法克服从软件启动两个外设操作的固有计时抖动。 轻微的不可预测延迟足以导致数据不一致和不可靠。 鉴于这些同步挑战、我希望您能提供一些建议。
会上提出了一种替代解决方案、该解决方案涉及使用 PRU 直接对 SPI 协议进行“位移“。 该方法将提供解决我们的同步问题所需的确定性、周期精确的时序。
会上提出了一种替代解决方案、该解决方案涉及使用 PRU 直接对 SPI 协议进行“位移“。 该方法将提供解决我们的同步问题所需的确定性、周期精确的时序。
但是、这个解决方案对于我们当前的硬件设计来说是不可行的。 PRU 位拆裂方法要求 CLK、MOSI 和 CS 线路必须作为通用 I/O (GPIO) 进行控制。 我们的电路板不对这些信号使用 GPIO；它们直接连接到处理器上的专用 MCSPI 外设引脚。 由于这种硬件限制、如果没有电路板版本、我们无法实现这种基于 PRU 的解决方案。
您是否知道 AM6422 有一种更可靠的方法来同时触发两次 SPI 传输？
例如、我们能否使用内部事件触发器或另一个外设功能来确保两个 MCSPI 模块以完美的锁步启动？
例如、我们能否使用内部事件触发器或另一个外设功能来确保两个 MCSPI 模块以完美的锁步启动？
您可以推荐的任何见解或替代方法都将大有帮助。
感谢您抽出宝贵的时间给予我们大力支持。
