[参考译文] TDA4VH-Q1：LPDDR4_Layout 查询

目标是在整个连接长度上保持恒定的阻抗。  当布线分成两段时、在源极上看到的阻抗为一半。  因此、为了在布线（干线）和 2 段（T 分支）之间保持相同的阻抗、阻抗加倍。  因此、对于 T 分支段、35 欧姆的中继布线为 70 欧姆。

如果您要在单端 50 欧姆处布线、则 T 分支段需要 100 欧姆（单端）。 这在 PCB 中可能无法实现。  实际上、建议的 70 Ω 可能无法实现。  不过、与 100 欧姆相比、70 欧姆的阻抗将更接近可实现的阻抗。  因此、我们建议使用较低的阻抗（35 欧姆与 50 欧姆）。

1.如果我保持 50 欧姆的布线阻抗、则 可能会影响 LPDDR 存储器侧。  

2.如果我不保持 70 欧姆的布线阻抗,那么可能会对 LPDDR 存储器侧产生影响。

不同的布线阻抗需要不同的存储器终端设置。  这些匹配的接近程度会影响信号完整性和性能。  建议仿真与实现的布线和所选端接值的接口、以了解系统的性能。  这在之前参考的 LPDDR4 设计应用手册中进行了讨论。