• 状态 Resolved
  • 已锁定 已锁定
  • 回复 37 回复
  • 订户 0 订户
  • 视图 40 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] PROCESSOR-SDK-J784S4：TIDL 将 L3 存储器大小显示为 8KB

admin
Guru**** 2558250 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1531858/processor-sdk-j784s4-tidl-showing-l3-memory-size-as-8kb

部件号：PROCESSOR-SDK-J784S4


工具/软件：

尊敬的团队：

在实施自定义层时、我尝试使用该sTIDL_sysMemHandle_t结构打印自定义运算符可以使用的 L1、L2 和 L3 存储器大小、  TIDL_customMaxPoolingProcess()TIDL 自定义层示例中提供了类似的结构：

参考资料：
ti-processor-sdk-rtos-j784s4-evm-10_01_00_04/c7x-mma-tidl/ti_dl/custom/tidl_custom_maxpooling.c

在我们的自定义运算符 say 中 TIDL_customABCProcess(),当sysMems[memory_type].base`sysMems[memory_type].size`sysMems[memory_type]`.offset为不同的内存类型打印`、`和`时,观察到以下结果:

sysMems[TIDL_SYSMEM_L1_SCRATCH] -> base: 64e00000, size: 16KB, offset: 0KB
sysMems[TIDL_SYSMEM_L2_SCRATCH] -> base: 64800000, size: 446KB, offset: 0KB
sysMems[TIDL_SYSMEM_L3_SCRATCH] -> base: 682ddef4, size: 8KB, offset: 0KB

基于此、似乎只是这样 8KB 的 L3 暂存存储器 提供给我们的自定义运算符。

这种理解是否正确？
如果是、可以采取哪些步骤 增加 L3 暂存大小 可在我们的自定义操作员中使用？

其他观察：

我还tivxMemStats()在同一自定义运算符中使用 API 来查询整个 L1、L2 和 L3 存储器统计信息、如下所示：

tivx_mem_stats l1_stats, l2_stats, l3_stats;
tivxMemStats(&l1_stats, (vx_enum)TIVX_MEM_INTERNAL_L1);
tivxMemStats(&l2_stats, (vx_enum)TIVX_MEM_INTERNAL_L2);
tivxMemStats(&l3_stats, (vx_enum)TIVX_MEM_INTERNAL_L3);

获得了以下结果：

l1_stats.size = 16KB, l1_stats.free_size = 0KB
l2_stats.size = 448KB, l2_stats.free_size = 0KB
l3_stats.size = 3072KB, l3_stats.free_size = 128KB

我的问题是：

为什么之间存在差异 报告的 L3 大小tivxMemStats()（总共 3MB、可用 128KB） 和 通过向自定义运算符提供 L3 暂存大小sysMems[TIDL_SYSMEM_L3_SCRATCH]（仅 8KB） ？

如果系统报告更多可用的 L3 存储器、我们如何确保将其中的更大一部分分配给自定义层、以便在 TIDL 推理期间暂存使用？

主要目的：

我正在寻找关于如何增加 L3 暂存内存的指导,以供我的自定义操作人员在 TIDL 中使用,同时考虑 TIDL (sysMems) 和tivxMemStats所报告的内存。

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    我已经将其分配给了我们的存储器专家。

    此致、

    Chris

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好@Chris Tsongas

    感谢您的回答。
     对此有任何更新？

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    我已经离开了,刚刚回来。  她又开始指导了。

    Chris

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    抱歉、回复延迟、创建此主题时是 OOO、在所有电子邮件转储中都错过了此内容

    sysMems[TIDL_SYSMEM_L3_scratch] ->  base： 682ddef4、 大小： 8KB、 偏移：0KB  
    是模型所需的 L3 存储器、这是在编译期间根据输入/输出和权重缓冲区大小确定的。
    对于张量较大的模型、此数字将更大

    tivxMemStats 提供可用的 L3 存储器总数

    希望这澄清了您的问题

    此致
    Rahul T r  

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Rahul：

    感谢您的更新... 我的问题略有不同... 我已根据要求对其进行了修订...

    1) 我们正在做的事情=>

    1.1) 对 DDR 存储器中的所有输入和输出实施自定义运算符。
    1.2) 若要获得优化性能、中间输出结果必须存储在 L3 存储器中。  

    2) 内存的挑战=>

    2.1) 中间输出大小为~2.8MB、但自定义运算符中可用的 L3 存储器仅为 8KB。

    以下是观察结果：

    在我们的自定义运算符中、`s`sTIDL_customABCProcess ()、在为不同的存储器类型打印` ysMems[memory_type].base`、Δ V ysMems[memory_type].size`和 Δ V ysMems[memory_type]`s.offset 时、观察到以下结果：

    sysMems[TIDL_SYSMEM_L1_scratch]-> base：64e00000、大小：16KB、偏移：0KB
    sysMems[TIDL_SYSMEM_L2_scratch]->基础：64800000、大小：446KB、偏移：0KB
    sysMems[TIDL_SYSMEM_L3_scratch]-> base：682ddef4、大小：8KB、偏移：0KB

    问题

    1) 为什么即使所有输入和输出都在 DDR 中、L3 暂存存储器地址没有从 0x68000000 地址开始 ？
    (L1 和 L2 提供正确的起始地址、如 2.1 所示、即 64e00000 和 64800000)

    2) 为什么即使所有输入和输出都采用 DDR 模式、L3 暂存大小也为 8KB ？
    (L1 和 L2 提供正确的可用大小、如 2.1 所示、即 16KB 和 446KB)

    3) 如何强制编译器考虑为我们的自定义运算符提供较大的 L3 scraach 内存 ？

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    对此有任何更新？ Rahul Ravikumar , Chris Tsongas 

    我非常重视您在这方面的想法和经验！

    感谢您的帮助！

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    您能共享您的器件配置数据吗

    TI_dl/test/testvecs/config/import/device_config.cfg

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    嗨、Rahul Ravikumar  

    我们将使用 SDKv10_01_00_04 中提供的默认 device_config.cfg

    请在下面找到随附的 device_config.cfg 文件。

    此致
    Sampanna T 

    # Size of L2 SRAM Memory in KB which can be used by TIDL, Recommended value is
# 448KB considering that 64KB of L2 shall be configured as cache. TIDL test bench
# configures L2 cache as 64 KB, so any value higher than 448 KB would require
# user to change the L2 cache setting in TIDL test bench
L2MEMSIZE_KB           = 448
# Size of L3 (MSMC) SRAM Memory in KB which can be used by TIDL
MSMCSIZE_KB            = 2944
#ID for a Device, TDA4VMID = 0, TIDL_TDA4AEP = 1, TIDL_TDA4AHP = 1,  TIDL_TDA4AM = 2, TIDL_TDA4AMPlus = 3
DEVICE_NAME            = 1
ENABLE_PERSIT_WT_ALLOC = 1
DDRFREQ_MHZ            = 4266

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    配置看起来正常

    以下代码是设置 l3memsize 的位置

    c7x-mma-tidl/ti_dl/algo/tidl_alg.c src +688（行号）

    您能打印吗  

    perfInfoOut->simConfig.sizeL3MemKB


    并检查该值

    此致
    Rahul T r
  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、 Rahul Ravikumar 

    tidl_alg.c 中的第 688 行 src 似乎没有设置 perfInfoOut->simConfig.sizeL3MemKB 的代码、如图 (a) 中所示

    图 (A)

    相反 、我们只找到了使用 pefInfoOut->simConfig.sizeL3MemKB 的两个位置。
     如下图 (b) 和图 (c) 所示、两个位置都为空
    （为了防止通过空指针访问成员，改为打印 0）

    这是 添加打印件的正确位置、还是 缺少一些内容？



    图 (b)


    图 (c)

    此致、
    Sampanna T

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    您使用什么接口来运行模型

    ONNXRT 还是 tidlrt？

    您使用的 flowCtrl 是什么？
    可以共享您的 insume_config 文件吗

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    你好 Rahul Ravikumar ,

    我们正在使用 tidlrt。
    flowCtrl = 0

    附了下面的 tyme_config 
    inFileFormat          = 1
rawDataInElementType  = 3 3
inElementType         = 3 3
outElementType        = 3
postProcType          = 0
numFrames             = 1
netBinFile            = "testvecs/abc/artifacts_int16/tidl_net_abc.bin"
ioConfigFile          = "testvecs/abc/artifacts_int16/tidl_io_abc_1.bin"
inDataNamesList       = "input1" "input2"
inData                = "testvecs/abc/inputs/input_int16.bin"
outData               = "testvecs/abc/outputs/tidl_he_output_int16.bin"
debugTraceLevel       = 1
writeOutput           = 2
flowCtrl              = 0
  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    您是在运行主机仿真还是在目标上运行？  
    您能否同时共享您的导入配置

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Rahul Ravikumar ,
    我们正在目标上运行...

    我已经共享了下面的导入配置文件 

    modelType              = 2
numParamBits           = 16
numFeatureBits         = 16
quantizationStyle      = 2
inFileFormat           = 1
inElementType          = 3 3
rawDataInElementType   = 3 3
outElementType         = 3

inTensorScale          = 0.09345684796012375 0.10053092073389386

inputNetFile           = "../../test/testvecs/abc/model.onnx"
outputNetFile          = "../../test/testvecs/abc/artifacts_int16/tidl_net_abc.bin"
outputParamsFile       = "../../test/testvecs/abc/artifacts_int16/tidl_io_abc_"

inDataNorm             = 0
inWidth                = 32 32
inHeight               = 32 32
inNumChannels          = 3 3

addDataConvertToNet    = 0
enableCustomLayers     = 1
customLayer            = Abc
inDataNamesList        = "input1" "input2"
outDataNamesList       = "output"
inData                 = "../../test/testvecs/abc/inputs/input_int16.bin"

perfSimTool            = "../../utils/perfsim/ti_cnnperfsim.out"
graphVizTool           = "../../utils/tidlModelGraphviz/out/tidl_graphVisualiser.out"
modelDumpTool          = "../../utils/tidlModelDump/out/tidl_dump.out"
perfSimConfig          = "../../test/testvecs/config/import/device_config.cfg"

debugTraceLevel        = 1
executeNetworkCompiler = 1
postProcType           = 0


  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您是否还可以共享完整的导入日志
    您在导入过程中是否看到任何错误/警告

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    e2e.ti.com/.../abc_5F00_custom_5F00_op.zip

    你好 Rahul Ravikumar  ,

     在导入过程中、我们未观察到任何警告/错误。

    在随附的 zip 文件 ( abc_custom_op.zip )...
       下面介绍了 zip 文件的内容、可以使用补丁、模型、配置等重现该问题。 提供的文件中提供的示例。
    此外、还会  在 zip 文件中共享 TIDL 模型导入日志、TIDL 推理日志。

    注意：修补程序是从基础生成的 ti-processor-sdk-rtos-j784s4-evm-10_01_00_04 与 c7x-mma-tidl 目录相关的代码 

    .
├── abc
│   ├── artifacts_int16
│   ├── import_cfg_int16.txt # config for TIDL model import
│   ├── infer_cfg_int16.txt  # config for TIDL inference on the hardware
│   ├── inputs
│   │   └── input_int16.bin  # sample input for inference
│   ├── model.onnx           # onnx model
│   └── outputs
├── abc_custom_op.patch        # abc custom op implemenation patch 
├── EVM_execution_log.txt      # TIDL inference log on J784S4 evm
└── TIDL_model_import_log.txt  # TIDL model import log


    此致、
    Sampanna T

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    您能否在 C7x-MMA-tidl 上试用随附的补丁

    e2e.ti.com/.../0001_2D00_Added_2D00_condition_2D00_to_2D00_Execute_2D00_NC_2D00_for_2D00_once_2D00_atleast.patch

    在 10.1 后发现了一个错误并修复了该错误
    这将解决您的问题

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Rahul Ravikumar ,

    我们尝试了建议的相同补丁... 仍然 显示的 L3 大小相同 

    Address: Inp1=c01d1000 Inp2=c01d3000 Out=c01d5000
sysMems[TIDL_SYSMEM_L3_SCRATCH].base=682ddf68 sysMems[TIDL_SYSMEM_L3_SCRATCH].size=8344 sysMems[TIDL_SYSMEM_L3_SCRATCH].offset=0

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好、 您是否使用补丁再次运行导入步骤？
    如果不是、请再次运行导入并尝试

    如果您仍然遇到问题、请共享导入日志

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、 Rahul Ravikumar 

    对此有任何更新？

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    我能够使用提供的补丁获得适当的大小  
    0001-added-condition-to-Execute-cnc-for-once-atminor.patch

    您能否再次查看、
    主机仿真是否也存在同样的问题？

    这是通过主机仿真实现的：


    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、 Rahul Ravikumar 

    我们再次使用提供的补丁（在基础 ti-processor-sdk-rtos-j784s4-evm-10_01_00_04 上应用了该补丁）进行了测试、但仍将在 TIDL 自定义运算符内将~8KB 作为 L3 可用存储器。 该行为在主机仿真中也是相同的。

    我们在下面有一些疑问；
    1.您能否分享有关如何验证此补丁程序是否解决 L3 内存问题的更多详细信息？ 也许你能分享这个函数的名称或某种东西,你正在打印这个..?
    2.正如我们之前所知,我们正在尝试获取 L3 存储器的详细信息 TIDL 定制运算符内部 （我们分享了一个 TIDL 自定义运算符示例、作为在  ti-processor-sdk-rtos-j784s4-evm-10_01_00_04 -> abc_custom_op.zip 上重现问题的参考。）但是、您共享的结果屏幕截图“ algHandle “、这不适用于 TIDL 自定义操作员。 因此、如果您尚未执行该操作、您可以检查 TIDL 自定义运算符内的 L3 存储器详细信息。？

    我们还在上检查了此问题 ti-processor-sdk-rtos-j784s4-evm-11_00_00_06 在主机仿真中、L3 大小仍打印为 8472（即 sysMems[TIDL_SYSMEM_L3_Scratch].size=8472）。

    此致、
    Rahul

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    我们可以简短的电话来讨论这个问题吗？
    您所在的时区是什么？
    请建议您方便拨打电话的时间

    此致
    Rahul T r  

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、 Rahul Ravikumar 

    Sampanna 今天正在休假。  我正在与 Sampanna 一起进行这方面的工作。

    现在是否可以在 IST 下午 16.00 点连接...？ 如果这不起作用、请建议其他时间。


    此致、
    Rahul

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Rahul：

    很抱歉、在其他会议中
    今天是困难的
    我们可以在星期一 2 PM IST 上使用吗？
    我在里面发送了 WebEx

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    谢谢 Rahul、这对我们很有帮助。

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    L3 用于多种用途

    1.存储中间张量（这在设备配置中是固定的）
    2.存储 ALG 句柄
    3.存储 DMA utils 上下文

    8KB 是保留用于层进程的内容

    要增加该值、需要减小  
    MSMCSIZE_KB       = 2944
    在 device_config.cfg 中、将以下宏增加相同的数量  
    #define L3MEM_Scratch_BUF_SIZEKB (56U)/**<用于 TIDL 暂存缓冲区的 L3 MEM 的大小*/
    (/home/edgeaiuser/workspace/rahul/tidl/customer/Ign/ti-processor-sdk-rtos-j784s4-evm-10_01_00_04/c7x-mma-tidl/ti_dl/utils/perfsim/perfsim.h +54)

    示例：


    MSMCSIZE_KB       = 2900
    #define L3MEM_Scratch_BUF_SIZEKB (100U)/**<用于 TIDL 暂存缓冲区的 L3 MEM 的大小*/

    请注意、更改后需要清理并构建 SDK、还需要重新编译模型

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Rahul Ravikumar ,

    根据上面建议的更改、我们可以在主机仿真中的自定义运算符内获得更多的 L3 存储器 (>>8KB)。

    正如您在 L3 使用的目的中所列出的那样、我们计划使用 L3 的很大一部分来在我们的自定义运算符中存储中间张量。

    根据上面提供的建议,我们有一些疑问 :

    1) 假设我们有一个大型网络、其中包含一些自定义运营商和多个 TIDL 支持的运营商。 现在、如果我们将 L3 的很大一部分（在 perfsim.h 中）用于自定义运算符、 TIDL 支持的运算符是否会出现性能下降（因为 L3 保留的一小部分）？

    2) 是否有办法只在我们的自定义运算符执行期间获得 L3 的很大一部分、而不会降低 TIDL 支持的运算符的性能 ？

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Sampanna T 

    是的、减小器件配置中的 MSMC 大小将影响其他层性能
    因为更多的层将推送到 DDR

    目前、无法仅在自定义运算符期间获取更多 L3
    需要通过实验找到最佳的暂存大小

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Rahul Ravikumar ,

    还有一点需要补充、当我们针对上述 2 种场景在硬件上进行测试时、我们观察到了以下情况

    1) device_config.cfg => MSMCSIZE_KB =2900KB  和 perfsim.h =>  L3MEM_Scratch_BUF_SIZEKB = 100U
    =>在主机仿真和硬件中功能正常。 （根据建议的示例）

    2) device_config.cfg => MSMCSIZE_KB =150KB  和 perfsim.h =>  L3MEM_Scratch_BUF_SIZEKB  = 2850U
    =>主机仿真中正常工作... 但在硬件上崩溃。

    那么、 L3MEM_Scratch_BUF_SIZEKB 对于硬件是否有任何限制？
    对这些参数的值有任何限制？

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    嗨、 Rahul Ravikumar 

    对此有任何更新？

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Sampanna：

    因此没有任何限制
    您能分享崩溃日志吗
    请将 debugTraceLevel 启用为 2
    确保运行 vision_apps_init.sh 脚本
    添加 0 伏或 0 伏

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Rahul Ravikumar ,

    对此有任何更新？

    此致、
    Sampanna T

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好 Sampanna T 

    无法从日志中获取太多信息
    需要使用 CCS 来识别故障点

    是否与您之前提供的型号相同？

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    是的、Rahul、我们目前正在使用相同的型号。

    此致、
    Sampanna T

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    好的、我将使用 CCS 进行调试、让您知道您可以设置的暂存大小限制
    同时、您可以尝试增加 MSMC 尺寸

    此致
    Rahul T r

  • 0
    TI__Guru**** 2558250 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    我们肯定会从我们的终点尝试。。。 感谢您的更新。

    此致、
    Sampanna T