工具/软件：
1) 我们使用的是 AM620-Q1 EVM 参考原理图 达到最佳性能。 在此原理图中、有一个名为的网络 “VPP_LDO_EN"</s>“ 之前由外部 I/O 扩展器控制。 现在我们没有使用 I/O 扩展器、该信号应连接到哪里？
2) 我们使用的是 PSE2A0SL-08GX eMMC 。 该 eMMC 包括一个 数据选通 (DS) 引脚 。 目前、我们已将 DS 引脚连接到 SoC 的 W18 引脚 （因为它是自由引脚，因为我们仅使用一个以太网通道）。 这是正确的连接吗？ 如果没有、请建议将它连接到哪个正确的引脚。
尊敬的先生：
第 18 页
WKUP_UART0
如果需要从 UART 唤醒、则连接到 VCC_3V3_MAIN
您说的是我们应该在这里使用 VCC_3V3_MAIN 而不是 VCC_3V3_SYS 吗？ 请澄清
您好 Surender、
RC 实现
在输入端添加大电容器会导致转换超过 1000ns
推荐
请参阅 AM64x 以了解实现方式。
此致、
Sreenivasa.
您好 Surender、
请查看 AM62L JTAG 实现并遵循相同的实现方式。
在下一个设计中无需 JTAG 缓冲器的情况下、您可以轻松隔离这些缓冲器。
AM62L JTAG 实现
此致、
Sreenivasa.
先生
1.
拉至 GNDCC1/CC2 通过 5.1K Ω
我添加了上拉电阻和下拉电阻。 我认为您建议将上拉电阻器标记为 DNF（不适合）并使用 5.1kΩ 电阻器保持下拉电阻器启用。 请确认。
2.
[引用 userid=“177086" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1559763/am620-q1-am6204btgfhialwrq1/6038034 ] Type C 连接器 A6/B6 至 USB0_DP (SoC 引脚 AA9) 和 Type C 连接器 A7/B7 至 USB0_DM (SoC 引脚 AA10)我没有得到你的观点, SoC 引脚是 
. 不是你建议的 AA9 和 AA10。
3.
SoC_USB0_VBUS (SoC Pin v8)、保持原始设计
SOC_USB0_VBUS 网络与初始网络具有相同的连接、
先生
1.
拉至 GNDCC1/CC2 通过 5.1K Ω
我添加了上拉电阻和下拉电阻。 我认为您建议将上拉电阻器标记为 DNF（不适合）并使用 5.1kΩ 电阻器保持下拉电阻器启用。 请确认。
2.
[引用 userid=“177086" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1559763/am620-q1-am6204btgfhialwrq1/6038034 ] Type C 连接器 A6/B6 至 USB0_DP (SoC 引脚 AA9) 和 Type C 连接器 A7/B7 至 USB0_DM (SoC 引脚 AA10)我没有得到你的观点, SoC 引脚是 
. 不是你建议的 AA9 和 AA10。
3.
SoC_USB0_VBUS (SoC Pin v8)、保持原始设计
SOC_USB0_VBUS 网络与初始网络具有相同的连接、
您好 Surender Sharma、
请参阅 USB 实现、包括 CC 连接。
此致、
Sreenivasa.
