This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM5708:DDR3 阻抗设置

Guru**** 2574685 points
Other Parts Discussed in Thread: AM5708

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1572837/am5708-ddr3-impedance-settings

部件号:AM5708


工具/软件:

我正在使用 DDR3 配置系统。

为了匹配 DDR3 阻抗、我需要设置单端和差分信号的阻抗。

根据 AM5708 手册、我可以通过设置“l[2:0]=“将 Imp80 设置为 34Ω。

我不确定此设置是单端信号和差分信号共用、还是可以单独设置。

我的理解是、设置“l[2:0]= 010 (Imp48)“将导致单端和差分信号的 Imp 48Ω 输出阻抗。

或者、例如、如果我将其设置为 Imp48 (48Ω)、那么了解单端阻抗为 48Ω、差分信号阻抗为 96Ω 是否正确?

我有急事、因此希望能快速做出响应。

提前感谢您。

山田浩史

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    我不确定此设置是否对单端和差分信号都是通用的、或者是否可以单独设置。

    DDR DQ(单端)信号和 DDR DQS(差分)信号有单独的输出阻抗控制设置。  

    TRM(2024 年 4 月修订)中的表 18-25(第 18.4.6.10 节“ DDR3 I/O 单元的软件控制“)记录了输出阻抗控制信号到特定 DDR 焊盘的寄存器映射。  

    https://www.ti.com/lit/pdf/spruhz7 

    此致、
    Kevin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin:

    感谢您发送编修。

    我理解它们可以单独设置。

    例如、如果我将 DQS0 和 DQSn1 设置为 Imp48、这是否意味着差分阻抗为 96Ω?

    提前感谢您。

    此致、

    山田浩史

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin:

    抱歉、您能评论一下吗?  

    此致、

    山田浩史

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    差分信号和单端信号之间驱动器阻抗设置的功能相同。

    此致、
    Kevin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Kevin:

    感谢您发送编修。

    我也在我的帖子中做了一个拼写错误。

    例如、假设将第 1B 部分中的 DQS0 和 DQSn0 设置为 Imp48。

    在这种情况下、我认为 DQS0 和 DQSn0 设置为 48Ω 单端、96Ω 以差分方式(差分对)。

    这种理解是否正确?

    我很抱歉重复一下自己。

    此致、

    山田浩史