请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：AM62A3-Q1工具/软件：
我们将尝试在定制板上排布 LPDDR 的连接。 除了我们采用 14 层堆叠、我们主要复制 EVM 设计。 我们查看 EVM 电路板限制管理器、可以看到与 LPDDR4 电路板设计和布局布线指南 pdf 规格相比数据存在冲突。 是否有人可以强调如何继续？ 我们注意到文档背面还指定了 PIN 延迟。 EVM 板级文件不包含任何引脚延迟。 此外、表 2.6 中的 LP4_ACRS6 规范指定了+/- 75ps、对于地址/ctl 行来说似乎太松了。
