请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号：TPS65224-Q1主题中讨论的其他器件：AM62A7、 TPS65224、SK-AM62A-LP
工具/软件：
您好、
在程序运行期间、我们观察到主控制芯片发送的 I2C 信号偶尔会出现超时问题。 此问题导致我们的程序返回错误。 初步调查表明、I2C 生成的波形异常
捕获的错误信号图像如下所示。
实际上、正确的信号应如下图所示。
工具/软件：
您好、
在程序运行期间、我们观察到主控制芯片发送的 I2C 信号偶尔会出现超时问题。 此问题导致我们的程序返回错误。 初步调查表明、I2C 生成的波形异常
捕获的错误信号图像如下所示。
实际上、正确的信号应如下图所示。
尊敬的 Katie：
按照建议、我们将时钟线路上的串联电阻调整为 200 欧姆、结果如下所示：
我们没有观察到任何明显的压降。 在 ACK 之后的故障时钟周期内、CLK 信号始终保持在低电平。 我们认为、被拉低的时钟信号归因于 SoC、而不是 TPS65224。
您可以联系 AM62A7 芯片的技术支持吗？
谢谢、
Yuwei
您好、Xiwen、
我会从一些低级软件假设/问题开始：
问题 1： 在超时事件期间、AM62A7 I2C 主器件状态寄存器中是否会出现任何错误标志？
问题 2： 我知道该故障只是偶尔发生、但请检查 AM62A7 控制器 MCU_I2C0_SCL 和 MCU_I2C0_SDA 引脚是否已正确设置、以实现 I2C 正常运行。我的意思是：
是否在的相应 PADF 寄存器中设置 RXACTIVE 位=1 MCU_I2C0_SCL 用于启用 PIN 输入缓冲器的引脚。 AM62A7 I2C 控制器应该 在 SoC 级读取 I2C 时钟线 以防 PMIC 目标进行时钟延展。 只有这样、I2C 控制器 IP 才能监控时钟线、自动将方向从输出切换到输入。
我还找到了以下有关 I2C 总线阻塞错误预防的 TI 指南：
问题 3 您可能没有适当调整以下 指定的寄存器值：
因此 PMIC 目标的 I2C 时钟滤波器设置与 AM62A7 控制器之间存在某种不匹配？
有关 I2C F/S、I2C HS 模式中最大 I2C 比特率的表 I2C 寄存器值、请参阅 AM62A7 TRM 的功能说明一节
SK-AM62A-LP EVM 使用 4k7 上拉电阻器和 0r 串行电阻器。 您是否对使用 2k2 上拉电阻器和 33R 串联电阻器有一些理由或测试观察结果？ （不过，我相信这与报告的失败毫无关系。）
我希望这可能有所帮助。
谢谢
此致、
Anastas Yordanov
