This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA821U-Q1:不具有低功耗/保留模式的单 PMIC 解决方案

Guru**** 2682525 points

Other Parts Discussed in Thread: DRA821U

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1589023/dra821u-q1-single-pmic-solution-without-low-power-retention-mode

器件型号: DRA821U-Q1
Thread 中讨论的其他器件: DRA821U

尊敬的专家:

展望将 TPS65941515RWERQ1 与 DRA821U 单个 PIMIC 解决方案搭配使用、从文档中可以看出、参考设计假定需要低功耗和 GPIO 保持状态。
如果不需要低功耗和保持状态、我们可以直接执行以下操作
1) 移除将 VCCA_3V3 连接到这些电压域的 3V3_IO 和 GPIO_RET 的负载开关
2) 将 VDD_WAKE0 连接到 VDD_CORE_0V8
3) DNP VPP_EFUSE_1V8
4) 将 VDD1_LPDDR4_1V8 连接到 VDD_IO_1V8 (LDO)(或者我们是否应该将 VDD1_1V8 作为分离 LDO)

此致、

Marvin

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    答案:
    1.是的、如果最终产品将始终在 VCCA_3V3 (VSYS_3V3) 电源通电时执行完整的 SoC 启动序列。 SoC 不允许在启用 VDDSHV 输入的情况下在部分供电状态下运行、但其余输入电源会长时间禁用。

    2.是的,如果不需要保留模式。

    3.是的,每个 DM 可以“无连接“ VPP 输入电源。

    4.是的、如果 VDD_IO_1V8 上的总外设负载具有足够的裕度来支持附加负载 LPDDR4 器件 VDD1 负载(典型值~30mA、但请检查 PN 的规格)。