Other Parts Discussed in Thread: AM62L
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： AM62L
你好。
我们已将 MRAM 连接到 AM62L 的 OSPI（作为四路 SPI）、并正在测量读取和写入性能。
PSDK 使用的是 11.00.15.05 版。
我检查了将 OSPI 时钟频率 (OSPI_CLK) 更改为 25MHz、50MHz 和 100MHz 时性能的改进程度。
使用 dd 命令执行 512KB 全区域读取时、读取时间与频率成比例减少。(25MHz：43ms、50MHz：20ms、100MHz：8ms)
但在写入时、写入时间会根据频率略微缩短、但不会像读取时间那样短。 (25MHz：127ms、50MHz：104ms、100MHz：98ms)
查看写入期间的波形、写入操作在每个块（256 字节）中执行、并且在每次写入完成后、有一段等待时间将 CS 置为无效。
查看每个块的写入时间时、该时间与频率成比例降低。
另一方面、CS 置为无效时的等待时间不会按频率成比例缩短。
可以认为此等待时间并未缩短写入时间。
置为无效期间等待的等待时间是多久？
是否可以缩短这种等待时间？
此外、器件树中设置的 CDN、tshsl-ns 时间为纳秒级、这被视为不占主导地位。
此致、
Takayuki
