请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： TDA4VM
各位专家、您好：
我们的问题:在调用板后推理结果并将其保存到一个文件后, PC 解析和可视化与预期结果不匹配。
我们的期望:我们希望在董事会端找到错误保存张量的原因,并解决问题。
调试步骤：
1、保存的结果可以通过 PC 模拟正确地可视化。
2.保存应用程序执行后的输出张量,但可视化效果不正确。
3.将仿真工具部署到电路板上执行后,没有生成每层结果的跟踪。
提供的材料（在随附的文件 file.rar ） :
1. Onnx 模型
2.导出 configuration.config
3.导出 16 位和 8 位模型 seg_net.bin 进行测试
4、PC 模拟输出层张量
5、输出层 PC 可视化的主代码和结果
6.板应用程序保存的输出张量
SDK 环境：TI-PROCESSOR-SDK-RTOS-j721e-evm-08_00_00_12/tidl_j7_08_00_00_10
解析 PC 上的板端张量的结果（CHW 和 hwc 不正确）
对 PC_dsp_test_dl_algo.out 的分析表明、仿真保存的张量是正确的。
期待您的答复。
谢谢
