This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VH-Q1:Jacinto 7 PCIe 引导广播

Guru**** 2668435 points

Other Parts Discussed in Thread: TDA4VM

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1593108/tda4vh-q1-jacinto-7-pcie-boot-advertisement

器件型号: TDA4VH-Q1
Thread 中讨论的其他器件: TDA4VHTDA4VM

使用两个 Jacinto 7 EVM、我们已经尝试确认 PCIe 引导功能。  

一个配置为根复合体、受测板在引导由 PCIe 配置:  

SW 7 <8..1>:1100 1010.  

SW11 <8..1>:0001 0001  

 

使用此设置时、链路功能广播如下:

    LnkCap:端口 0、速度 8GT/s、宽度 x1、ASPM L1、退出延迟 L1 <8us

    ClockPM- SUSPMIDER- LLActRep- BwNot- ASPMOptComp+

 

但关于 TRM(SPRUJ52E)、LE 链路宽度功能表 4-65 有一个默认值“来自引脚“  

我的问题是:

1) 如何设置该值,因为它不是数据表和/或 TRM 中的任何其他位置?  

2) 关于寄存器偏移地址,设置一个大小为 4 字节的 272 ,我在哪里可以找到该寄存器的基地址,以确认/确认它与 JTAG 访问?  

 

此致、Yohann

 

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yohann:

    我们正在努力验证 11.2 个版本的 PCIe 引导流程、计划于 12 月底近~。  

    [引述 userid=“366648" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1593108/tda4vh-q1-jacinto-7-pcie-boot-advertisement

    1) 如何设置该值,因为它不是数据表和/或 TRM 中的任何其他位置?  

    [/报价]

    但在任何情况下、假设与 TDA4VM 相同、链路宽度都应为 BOOTMODE 引脚 5。 以下是 TDA4VM(左)和 TDA4VH(右)的说明:

    2) 关于寄存器偏移地址、设置一个大小为 4 字节的 272、在哪里可以找到该寄存器的基地址、以便通过 JTAG 访问进行确认/确认?  [/报价]

    也缺少 TDA4VH TRM、但应与 TDA4VM 相同:

    此致、

    Takuma

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Takuma:  

    感谢您的回答、但 TDA4VM 和 VH 之间有几个关于引导模式 4-5-6 引脚的差异:  

    这将表明 VH 的 TRM 有一些错误或芯片之间的差异?  

    JTAG 寄存器地址我将在今天晚些时候验证此解决方案。  

    此致、  

    Yohann  

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yohann:

    很可能是 TRM 中出现错误(也即 PCIe 引导设备配置部分没有位域说明)和裸片中的差异(也即主引导模式配置引脚已在 VM 和 VH 之间更改)。  

    看起来有些寄存器描述(如“从引脚“)是从 TDA4VM TRM 复制而来的、因为 TDA4VM 是比 TDA4VH 更早的器件。

    此致、

    Takuma

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Takuma:

    您能否分享正确的 PCIe 引脚功能和引导配置? 我们首先需要它们来在 EVM 上进行测试、然后配置设计板。

    此致、
    Yohann

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Yohann:

    我没有任何日志可确认超过 x1 个通道、但 ROM 团队过去所做的配置如下:

    12345678
    SW7 01010000
    SW11 10001000

    同样在 SW2 上、将 x2 连接器的开关 6 保持为关闭
    将 PCIe 电缆连接到 x2 连接器 J17

    此致、

    Takuma