[参考译文] AM625：tDQSS

admin

Guru**** 2695575 points

Other Parts Discussed in Thread: AM625, AM623, SYSCONFIG

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1591056/am625-tdqss

器件型号： AM625
Thread： AM623、 SysConfig 中讨论的其他器件

你（们）好我们使用 TI AM623/AM625 DDR 子系统 SysConfig 来生成时序的 DRAM 配置（适用于 u-boot SPL/tiboot3.bin 的 k3-am62x-ddr-config.dtsi）。

我们观察到 DQS 信号从 DDR 时钟边沿延迟（请参阅下面的迹线）。

在 DRAM 数据表中、这是 tDQSS。但是、我在 SysConfig 变量中没有看到此类参数。最接近的是 tDQSCKmax、但不幸的是、该变量的含义不清楚、对其进行调整不会影响 DQS 延迟。

如何控制处理器在写入周期内何时相对于 DDR 时钟驱动 DQSS？

谢谢、
Steve

4 个月前

0 admin 4 个月前

TI__Guru**** 2695575 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Steve、这不是专门在 SysConfig 工具中设置的。 DQS 和 CK 信号在初始化和训练期间进行调整（特别是写入矫正）。如果未对齐、这可能表明某些内容与培训流程不符。此外、tDQSS 的规格位于存储器引脚上、因此、如果您在布线的其他位置进行探测、您可能会观察到信号之间存在一些偏差。

根据您的示波器屏幕截图、我想我看到了大约 0.3ns 的偏移？我同意他们可以更好地协调、但我认为这符合规范。您使用的是 LPDDR4 还是 DDR4？

您是否知道该工具中的 DDR 数据表（或器件型号）和.syscfg 文件？我可以帮助仔细检查您的配置

此致、

James

0 admin 4 个月前

TI__Guru**** 2695575 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

非常感谢 James。

它是一个 MT40A1G16TB-062E IT:F. 以下是当前的 syscfg 文件。如上所述、它将 tDQSCKmax_ns 设置为 0、但实际上应该为.160ns。

此致、
Steve

/**
*这些参数是在生成此文件时使用的。它们将自动应用于后续载荷
*通过 GUI 或 CLI 运行带有“--help"的“的 CLI 以获取有关如何覆盖这些参数的更多信息。
*@cliArgs --器件“AM62x"--“--器件“默认“--封装“ALW"--“--产品“ Processor_DDR_Config@0.10.32
*@v2CliArgs --器件“AM625"--“--封装“FCBGA (ALW)“--型号“AM6254-G"--“--产品“ Processor_DDR_Config@0.10.32
*@版本｛“tool"：“：“1.25.0+4268"｝“｝
*/

/**
*导入此配置中使用的模块。
*/
const DDRSS = scripting.AddModule（“/DDRSS")“）；

/**
*将自定义配置值写入导入的模块。
*/
DDRSS.DDR4.$name              =“Sitara_DDR4_DDRSS_DDR40"；“；
DDRSS.DDR4.config_dram_mr0_cl       = 22；
DDRSS.DDR4.system_cfg_dram_density    = 8；
DDRSS.DDR4.CONFIG_DRAM_tFOW_TCK      =16；
DDRSS.DDR4.CONFIG_DRAM_tXPR_TCK      = 288；
DDRSS.DDR4.CONFIG_DRAM_TWR_CRC_DM_ns   = 18.75；
DDRSS.DDR4.CONFIG_DRAM_MR5_ca_par_lat =  “4 个时钟“；
DDRSS.DDR4.CONFIG_DRAM_tCCD_L_ns      = 6.25；
DDRSS.DDR4.CONFIG_DRAM_tFOW_ns       = 20；
DDRSS.DDR4.CONFIG_DRAM_tPAR_ALERT_PW_TCK = 43；
DDRSS.DDR4.CONFIG_DRAM_tRASMIN_ns     = 32；
DDRSS.DDR4.CONFIG_DRAM_tRRD_L_ns      = 7.5；
DDRSS.DDR4.CONFIG_DRAM_tRRD_S_ns      = 6；
DDRSS.DDR4.CONFIG_DRAM_TWR_CRC_DM_TCK  = 19；
DDRSS.DDR4.CONFIG_DRAM_tDQSCKmax_ns   = 0；

0 admin 4 个月前

TI__Guru**** 2695575 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好 Steve、

由于感恩节假期、预计回复会延迟。

此致、

Sreenivasa.

0 admin 3 个月前

TI__Guru**** 2695575 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Steve、根据您发送的数据表、您应该能够使用默认配置文件：

/cfs-file/__key/communityserver-discussions-components-files/791/k3_2D00_am64_2D00_ddr_2D00_config-_2800_4_2900_.dtsi

您所做的更改与数据表中的值不一致。例如、您设置的 tFAW 值不代表速度为–062 的 2KB 页面设备 (DDR4-3200)。

此致、

James

0 admin 3 个月前

TI__Guru**** 2695575 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

谢谢 James。我的偏好是为 SysConfig 定义一组输入、而不是依赖生成的 dtsi 文件。这样、如果我们更改为时序稍有不同的不同 DRAM 芯片、我们就可以调整参数。调整生成的文件是一项挑战。有趣的是、更正 tFAW 对生成的 k3-am62x-ddr-config.dtsi 没有任何区别。

此致、
Steve

0 admin 3 个月前

TI__Guru**** 2695575 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、Steve、您是否恢复了所做的其他更改？我只是举一个例子来演示 tFAW。您可以在 settings_info.syscfg 文件中查看默认配置的定义输入集

此致、

James

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM625：tDQSS