This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA829J:DRA829J:关于 L3 高速缓存一致性

Guru**** 2782615 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1620867/dra829j-dra829j-about-l3-cache-coherency

器件型号: DRA829J

当使用 MSMC-SRAM 作为 L3 高速缓存时、可确保多大的高速缓存一致性范围?
1.主域上 A72SS 中 Cortex-A72 处理器的 L1/L2 高速缓存与主域上 R5FSS0/1 中 Cortex-R5F 处理器的 L1 高速缓存之间是否能确保高速缓存一致性?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、

    MSMC 作为 L3 高速缓存是一个高速缓存、仅与相干主器件保持同调。

    A72 支持 硬件一致性、其 L1/L2 高速缓存彼此相干并与 MSMC(L3 高速缓存)一致、而 R5F 不是硬件相干、被视为非相干主器件。  

    MSMC 可配置为 A72 的 L3 高速缓存或 SRAM 的 L3 高速缓存。

    此致、
    Sudheer