[参考译文] AM6442：AM6442 内部 PCIe REFCLK 抖动问题

您好、Aditya Patil、  

请参阅我从语音专家收到的意见：

根据在波形中观察到的 1/2 Vs 阶跃、信号似乎是在距离信号路径远端约 2 英寸处捕获的。  它们需要在信号布线的远端捕获信号以消除 1/2 Vs 阶跃。

 信号似乎也被过驱动、可以通过在源极附近放置一个串联端接电阻器来改善这一点。

是否为时钟输出提供了串联电阻配置？

此致、

Sreenivasa.

你好 Kallikuppa Sreenivasa ,  

我们使用差分探头在 M.2 连接器附近的过孔上探测信号,我们在那里连接 PCIe SSD 卡。 我们在 AM64 SOM 附近放置了 33 欧姆串联电阻。 为了进行实验、我们将 33 欧姆替换为 0 欧姆、移除了 49 欧姆电阻器、并观察 REFCLK 的改进。 请参阅随附的图片。请告诉我们如何继续

注意：示波器连接的是 0 欧姆串联电阻和 49.9 欧姆断开电阻

您好、Lucas：

有关 PCIe REFCLK 探测位置、请参阅随附的文档。 探头点（过孔）和 M.2 连接器引脚之间的物理距离约为 11.39mm。  尽管 探头负载或由此产生的残桩将显著影响信号完整性（通过反射）、但电气长度是否足够短、以至于在此测试设置中可以忽略不计？

您好！Aditya、

在此探测设置中是否组装了 M.2 连接器和 SSD 板？ 除了残桩+探测之外、我认为物理连接器本身和器件+PCB 也可能会增加任何反射。 更接近理想值的可能是拆焊 M.2 连接器并尝试在焊盘本身处进行探测（如果甚至在后勤上可能进行）、您可能会有探头负载、但任何残桩或器件/连接器阻抗产生的反射都应更少。

使用符合性负载板在传输线路的末端进行探测仍然可能是查看端点器件将看到的真实参考时钟的最准确方法、因为它还可能具有高速连接器、以更大限度地减少探测产生的任何失真（例如，用于高速信号验证的 2.92mm 连接器）。 它还符合 PCIe REFCLK 测试设置一节、对 REFCLK A/C 规范进行了测试。 相关摘录为：“请注意、REFCLK 信号在负载中进行测试、此负载代表 PCIe 器件的 REFCLK 输入引脚上出现的串联（开路）终端。“ （PCI Express 4.0 版第 8.6.1 节 REFCLK 测试设置）

此致、

Lucas