Other Parts Discussed in Thread: SYSCONFIG, AM3352
器件型号： AM3352
主题中讨论的其他器件： SysConfig、
4GB eMMC 现在更难购买、更多的是从 8GB 开始、因此必须使用 eMMC1 端口进行引导。
在 TRM 中有一条注释、由于存在引脚多路复用选项、GPMC 不可与 eMMC1 配合使用。
Buf 在 4 位模式下配置 eMMC1、在 SysConfig 中配置 16 位 GPMC、不存在冲突。
我认为 4 位 eMMC1（引导器件）和 16 位 GPM C 可以一起使用。 请再次确认。
您好、Tony、
感谢您的查询。
您也可以参考此 AM3352 主题：
确认 4 位 eMMC 中的 ROM 引导。 因此、对 MMC1 端口上的 4 位 eMMC 操作进行了验证、可检测到高达~5MB/s 的读取传输（（10MHz 和 4 位模式、不包括命令/响应开销）。
从 AM335x 数据表中的引脚多路复用表可以看出、以下 MMC1 引脚的 I/O 组满足使 GPMC 和 MMC1 接口在电路板上共存/运行而不会发生任何冲突的条件。
让我们来证明一下：
因此、SoC MII1 接口引脚是唯一满足 4 位 MMC1 信号不与 GPMC 信号冲突条件的 I/O 引脚组。 这些引脚上没有多路复用的 GPMC 信号。
如果 GPMC 接口的使用限制为 16 位寻址/16 位数据多路复用模式、客户甚至可以在 SDMMC0 端口上使用小于 4GB 的 eMMC 卡来实现 8 位 eMMC 模式下的非引导目的（实现更好的传输速度）。 在本例中为 MMC0_DAT0…… MMC0_DAT7 处于 I/O 集内、与 GPMC_AD0-GPMC_AD15 信号不冲突。
我不知道为什么会出现这样的注释：“如果使用 MMC1、由于引脚多路复用选项、GPMC 将不可用。“ 引导加载程序。 这可能是由于一些 eMMC 接口时序参数违规导致的。 另一方面、AM335x 数据表中没有此类限制说明。
我将向负责任的 AM335x 引脚多路复用专家详细解释此问题并告知您。 请预计可能会有一些延迟。
谢谢
此致
Anastas Yordanov
我明白了。
使用的 MMC1 引导引脚表显示其是固定引脚。 如果设置 Sysconfig 中的下面引脚 MMC1、则 AD0-3 上与 GPMC 冲突
我想如果由 ROM 引导 SPL、则将 eMMC PINMUX 配置为 IOSet_1、如下所示、该引脚可与 GPMC 共存。 添加 2：1 总线开关、以在不同级从 SOC 选择合适的信号到 eMMC 器件。
“你怎么知道的?“
ROM 阶段： 使用 IO Set2 的 eMMC1 引导。
SBL 阶段：将 eMMC1 切换到 IO Set1。 然后、eMMC1 可以与连接到 GPMC 的 GPMC 共存。
无需 GPMC 引导、应用需要 GPMC 功能。
绘制一个简单的方框图、如下所示：
尊敬的 Tony：
感谢您的想法方框图。 我认为现在已经很清楚了。
我只有一个通知 — 您可能已将 IO SET1 与 IO SET2 交换。 再次从示例线程中摘录：
据我所知：
POR 之后、将设置硬件 IO 多路复用器（例如，某些 GPIO 复位值）、以在 ROM 引导阶段之前选择“IO Set1 引脚“上的 MMCSD1 信号、并确保在 ROM 代码预期引脚上引导 4 位 eMMC1。 在同一时间 数量 将从同一 IOSet1 引脚分离 GPMC I/O、以避免在 ROM 引导期间与 eMMC1 争用。
当加载 SPL 并 启动 SPL 引导阶段时、SPL 将更新 IO 多路复用器、从而将 eMMC1 接口重新映射到 IO Set2 SoC 引脚、在此处、软件将在剩余的使用寿命阶段进一步访问 eMMC1 存储器。 SPL 还会通过开关将 GPMC AD0-AD7 信号重新映射到 IOSet1、从而使 GPMC 可在应用生命周期内用于 8 位 FPGA 连接。
此致
Anastas
