• 状态 Resolved
  • 已锁定 已锁定
  • 回复 3 回复
  • 订户 0 订户
  • 视图 2 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6442：PRU 中的 CPTS？

admin
Guru**** 2805425 points

Other Parts Discussed in Thread: AM6442

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1623669/am6442-cpts-in-pru

器件型号： AM6442

您好：

我正在寻找 AM6442 内的 PTP IP 的大分离视图。 很遗憾、我找不到一个、所以我根据 TRM 信息构建了一个（请参阅随附的文件）.PTP_architecture.pdf 

Q1：我已经了解到有 3 个 CPTS 硬件 IP、一个主端口（蓝色）、一个 CPSW 红色端口）、一个 PCIe 端口（绿色）。 对吗？

Q2：此外还有 2 个额外的“Equivalent SW CPTS“和 2 个 PRU_ICSSG。 对吗？

问题 3：关于 PRU 内部的 CPTS、是否有任何方框图来了解其功能？ 哪些同步输出可能？

感谢您的澄清:)

  • 0
    TI__Guru**** 2805425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Thierry：  

    Q1：我知道有 3 个 CPTS HW IP、一个主（蓝色）、一个 CPSW 红色）、一个 PCIe（绿色）。 正确吗？

    当我在内部找到更多信息后、我会再次与您联系。

    Q2：此外、还有 2 个带有 2 个 PRU_ICSSG 的额外“等效 SW CPTS“。 正确吗？

    IEP 硬件模块用于 PRU_ICSSG 的 PTP。 我的理解是、没有软件 CPTS、因为它是由 IEP 处理的。

    q3：关于 PRU 内部的 CPTS、是否有任何方框图来了解其功能？ 哪种同步输出的可能性？

    我希望 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1339040/am6442-ptp-and-pps-via-pru-subsystem/5104153 中提供的答案 有助于提供有关如何在 PRU 中路由同步信号的更多答案。  

    线程引用 2 个选项从 PRU 获取同步输出信号、第二个选项提到使用时间同步路由器、您可以通过  【常见问题解答】AM64x：时间同步路由器有什么用？ 如何使用它？ 

    -道林

  • 0
    TI__Guru**** 2805425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Thierry：  

    我会在内部找到更多信息后回复您。

    我最初被误认为只有一个 CPTS0 实例。 与内部团队进行检查后、我们确认您的原始理解是正确的：专门为 AM64x 的每个 CPTS0 模块 (MAIN、CPSW、PCIe)。 为混乱而道歉。

    如果您有任何后续问题、请告诉我。

    -道林

  • 0
    TI__Guru**** 2805425 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    此外、还有 2 个带有 2 个 PRU_ICSSG 的额外“等效 SW CPTS“。 正确吗？

    带 ICSSG 的 2xPRU_ICSSG、具有 2 个 IEP 计时器、每个计时器具有许多捕获和比较器、并且能够通过慢速补偿硬件寄存器进行数据调整（以配置的时钟周期数递增/递减配置的纳秒 — 可以进行编程）、因此我不会调用 SW CPTS。 不过、无法像主 CPTS 一样直接控制 SoC 计时器速率。 因此、我们观察到的先进 SoC 级时间同步架构是：主 CPTS 可通过利用主 CPTS 通用 64 位计数器用于复杂时基转换、并且主 CPTS 有许多系统级 SYNC_IN（硬件推送）源、这可能是通过在 R5F 上运行实时驱动程序来实现的

    ICSSG IEP 还能够通过 SYNC/LATCH 交叉连接在 SoC 级别和两个 SoC 之间同步。 此处提供了一个简化的示例 ：AM243x Motor Control SDK：PRU-ICSS Time SYNC 。 ICSSG IEP 比较器输出也可以路由到 R5F VIM 和 A53 GIC、用于系统级同步任务执行。