[参考译文] AM62P：多 DDR 设置

Marinus、我会推荐一种不同的方法、那就是提出一种适用于每种 DDR 替代方案的通用配置。  大多数 DDR 存储器都符合 JEDEC 规范、这意味着大多数时序参数完全相同或非常接近、因此您可能能够提出适用于多个供应商的配置。  只要选择具有相似密度和拓扑的器件、就应该能够实现这一点。  此外、与在 EEPROM 中维护不同的配置或动态更改配置相比、这种方法的复杂程度要低得多。

此致、

James

您好、James：

感谢您的提示,当然,选择一个非常相似的芯片时,它可能很好。

但除此之外、我们还想知道这种动态配置更改是否可行、因为这将允许我们使用不同的拓扑芯片作为替代。 如果您能向我们展示一种实现此功能的可能方法、或者如果使用 AM62P 无法实现、请通知我们、我们将不胜感激。

此致、

Gábor μ s

您能解释一下他们所考虑的哪种替代方案可以通过一种设计实现吗？  您仍然可以使用通用配置。

实际上、我在这里刚刚回答了一个类似的问题：   AM62D-Q1：LPDDR4 器件密度与 DDRSS 配置 

我认为、根据他们想要支持的动态配置的变化、他们仍然可以提出通用配置。

高级别动态配置只需在 DDR 初始化开始之前添加几个步骤。  它需要 在加载 DDR 驱动程序并指向适当的配置数据结构之前、解码 EEPROM 或引脚搭接。  驱动程序将使用该数据结构来加载所有 DDR 控制器/PHY 寄存器、以启动初始化和训练。

此致

James

我当然可以解释。 目前、原型中使用了双通道双列存储器、但由于 RAM 供应商短缺、我们也考虑了单列替代方案、这种替代方案具有较少的芯片选择和时钟使能线路。 我想、存储器芯片架构的这种差异肯定也需要对软件配置进行一些更改。

因此、我应该回到原始主题： 我们可以在早期引导阶段读取 GPIO 和/或 I2C 吗？ 软件同事告诉我更多的细节：问题与有关 U-Boot SPL（二级程序加载）阶段 、在 ROM 引导阶段之后直接启动。

提前感谢您、

Gábor μ s

好的、是的、单/双列器件需要不同的软件配置。   

我认为 GPIO 或 i2c 可以在早期启动阶段使用。  我必须把它交给我们的软件专家来帮助指导。

此致、

James