This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TDA4VH-Q1:SPI 信号完整性问题

Guru**** 2832745 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1624629/tda4vh-q1-issue-with-spi-signal-integrity

器件型号: TDA4VH-Q1
Thread 中讨论的其他器件: TDA4VH

您好、

我正在使用 TDA4VH (J784S4)、并尝试调整 MAIN_MCSPI2_CLK 引脚 (PADCONFIG_40、地址 0x0011C0A0) 的驱动强度以提高 SPI 信号完整性。

我在 PADCONFIG 寄存器的[20:19]位找到了 DRV_STR 位字段、但 TRM 似乎没有记录不同的值 (0x0、0x1、0x2、0x3) 在驱动电流 (mA) 方面实际表示的内容。 我看到了冲突信息、表明最大值是 0x01 或 0x03。

我的问题:
1.每个 DRV_STR 值 (0–3) 在 J784S4 上 LVCMOS 引脚的驱动电流方面对应于什么?
2.这种编码在 TRM 或数据表中的哪个位置有记录? 我已搜索 DRV_STR 和 PADCONFIG、但找不到编码表。
3.尝试提高 50MHz 上的 SPI CLK 信号完整性时、是否需要考虑任何其他 PADCONFIG 设置或建议?

 

谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    您可以看到这个常见问题解答来帮助 https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1200155/faq-tda4vm-q1-tda4-drive-strength-controls?tisearch=e2e-sitesearch&keymatch=drive%252520strength 吗?

    此致

    Tarun Mukesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    是的、这有所帮助。 谢谢。  

    但是、我仍然不确定是否实际正确写入寄存器、因为我看不到信号质量有任何差异。 MCSPI2_CLK 的工作方式是这样吗?

    J784S4_IOPAD (0x0a、PIN_OUTOUT |(1 << 19)、10)

    尝试提高 50MHz 上的 SPI 信号完整性时、是否有任何其他 padconfig 设置或建议需要考虑?

    谢谢

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    驱动强度位不是 19。您能否检查寄存器并查看驱动强度位并正确配置这些位?

    此致

    Tarun Mukesh

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    根据您链接的常见问题解答、是否在 padconfig 寄存器的位 19 和 20 中设置了 drv_str? 当我读出寄存器 (0x0011C0A0) 时、似乎是正确的。 位 19 设置为 1。 这是不对的?

    此致、

    Alexander

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好:

    是的、我再次进行了检查、很抱歉。它仅对于 LVCMOS 为 19-20 位。 如果更改、驱动强度应该会改变。  

    让我分配给硬件专家。

    此致

    Tarun Mukesh