• 状态 Resolved
  • 已锁定 已锁定
  • 回复 5 回复
  • 订户 0 订户
  • 视图 0 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] TMS320C6655：GPIO 中断

admin
Guru**** 2847390 points

Other Parts Discussed in Thread: TMS320C6655

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1630759/tms320c6655-gpio-interrupt

部件号： TMS320C6655

如何在上升沿同时处理 TMS320C6655 处理器中的多个 GPIO 引脚中断、以便一个中断不会影响其他 ISR？

  • 0
    TI__Guru**** 2847390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好、

    如何在 TMS320C6655 处理器的上升沿同时处理多个 GPIO 引脚中断、以便一个中断不会影响其他 ISR？


    在 GPIO 组内、同步引脚事件作为位掩码锁存在 SET_RIS_TRIG 中、并生成单个组中断；ISR 必须对软件中的每个引脚进行解码和服务。 在多个组之间、每个组通过 CIC 发出一个单独的中断、C66x CorePac 使用固定优先级（INT4 最高）解决同时到达的问题。 低优先级中断保持挂起状态、并在活动 ISR 完成（无默认嵌套）后进行处理。

    您还可以参阅 SDK 中的以下文件以了解中断配置：

    pdk_c665x_2_0_16/packages/ti/csl/cslr_gpio.h
    pdk_c665x_2_0_16/packages/ti/csl/csl_gpioAux.h
    pdk_c665x_2_0_16/packages/ti/csl/example/gpio/gpio_interrupt/main.c
    pdk_c665x_2_0_16/packages/ti/CSL/c6657/control/csl_device_interrupt.h soc src
    pdk_c665x_2_0_16/packages/ti/CSL/c6657/csl_gpioGetBaseAddress.c soc src

    此致、
    Shabary S Sundar

  • 0
    TI__Guru**** 2847390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您能否使用 CSL 函数共享 GPIO 14、15、16 个中断的伪代码？

  • 0
    TI__Guru**** 2847390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Fartine：

    请参阅： 在 TMS320C6655 上使用 GPIO1 作为中断 、 这包括演示如何配置和使用 GPIO 引脚作为中断的示例代码。

    为了实现最佳实现、 建议参考 SDK 源代码并遵循上述可用文档。
    此致、
    Betsy Varughese.
  • 0
    TI__Guru**** 2847390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好 Betsy、

    GPIO 引脚 16 是否位于组 1 之下？ SET_RIS_TRIG 是否可用于锁存主要和辅助 GPIO 引脚？ 我是否应该使用单个 ISR 函数来处理所有引脚中断？

    此致、

    Fartine。

  • 0
    TI__Guru**** 2847390 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    尊敬的 Fartine：

    GPIO 引脚 16 是否属于组 1？

    是的、GPIO 引脚 16 在组 1 下。

    请参阅： https://e2e.ti.com/support/processors-group/processors/f/processors-forum/311851/c6657-gpio16-31-interrupt

    Set_RIS_TRIG 是否可用于锁存主 GPIO 引脚和辅助 GPIO 引脚？ [/报价]

    请参阅： https://www.ti.com/lit/ug/sprugv1/sprugv1.pdf?

    该SET_RIS_TRIG寄存器提供每引脚配置、其中每个位对应一个 GPN 引脚。 因此、两组上的所有 GPIO 引脚可独立启用上升沿检测。

    请参阅 src 代码：pdk_c665x_2_0_16/packages/ti/csl/SDK/ip/gpio/V0/cslr_gpio.h  

    我是否应该使用单个 ISR 函数来处理所有引脚中断？

    此致、
    Betsy Varughese.
    [/quote]