[参考译文] AM62D-Q1：关于高速缓存和 MMU WT/WB 设置

admin

Other Parts Discussed in Thread: SYSCONFIG

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1634593/am62d-q1-about-cache-and-mmu-wt-wb-settings

器件型号： AM62D-Q1
主题： SysConfig 中讨论的其他器件

尊敬的专家：

这是一个与该主题相关的问题。

问：使用 CacheP_enableWT/CacheP_enableWB 选择 AM62D 或 AM62A 的 L1D 缓存设置时、是否应更改 MMU Armv8 缓存策略设置以匹配 WT/WB？
在 WT 和 WB 的测量中、L2SRAM 区域和部署了程序和数据的 DDR 区域都使用 MAIR7。
（在 sysconfig 中：attr Index 7：正常外部和内部回写可缓存的非瞬态存储器）
如果您能告诉我贵公司测试中使用的设置、将会很有帮助。

此致、
正常

3 个月前

0 admin 3 个月前

TI__Guru**** 2845700 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 O.H：

[报价 userid=“402494" url="“ url="~“~/support/processors-group/processors/f/processors-forum/1634593/am62d-q1-about-cache-and-mmu-wt-wb-settings 问：使用 CacheP_enableWT/CacheP_enableWB 选择 AM62D 或 AM62A 的 L1D 缓存设置时、是否应更改 MMU Armv8 缓存策略设置以匹配 WT/WB？
在 WT 和 WB 的测量中、L2SRAM 区域和部署了程序和数据的 DDR 区域都使用 MAIR7。
（在 sysconfig 中：attr Index 7：正常外部和内部回写可缓存的非瞬态存储器）
如果您能告诉我贵公司测试中使用的设置、将会很有帮助。

我们还使用 MAIR7、如 SDK 中的示例所示。如果在 L1DCFG 中将 L1D 配置为直写模式、则无论 MMU 表条目如何、L1D 都会设置为直写模式。

谢谢、
Shreyansh

0 admin 3 个月前

TI__Guru**** 2845700 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Shreyansh：

感谢您的支持。

如果 L1DCFG 设置为 WT、我知道 MMU (L2、DDR) 可以使用 MAIR7 (WB)。

根据客户的测试结果、当 L1DCFG 设置为 WT 并与 MAIR6 (WT) 匹配时、与 MAIR7 (WB) 相比、周期增加了十倍。 [4000→40000]

此致、
正常

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM62D-Q1：关于高速缓存和 MMU WT/WB 设置