[参考译文] AM62D-Q1：读取眼罩规范

admin

Other Parts Discussed in Thread: AM62D-Q1

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1633234/am62d-q1-read-eye-mask-specification

器件型号： AM62D-Q1

尊敬的专家：

我们的客户正在设计使用 AM62D 的电路板并进行 LPDDR4 仿真。这些产品旨在参考“AM62Ax、AM62Px、AM62Dx LPDDR4 电路板设计和布局布线指南 SPRAD66b“进行设计。设计遵循表 2-6。 CK0 和 ADDR_CTRL 布线规格和表 2-7。数据组布线规格、但不符合表 3-3 的要求。 LPDDR4 眼图模板定义/要求。

Q1:他们认为读时 0.66UI 的眼图张开度相当严格,但有没有办法放宽这一要求?

问题 2：我们了解对于 AM62D、可以在读取期间在控制器内调整每个字节通道的 DQS 时序、但无法完成字节通道内每个 DQ 信号的延迟调整。这是正确的吗？

如果可以单独调整每个 DQ 信号、则上述结果将通过。

此致、
正常

3 个月前

0 admin 3 个月前

TI__Guru**** 2867080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的专家：

TSI 是附加信息。

假设以 3733Mbps 的速率运行。读取端 (AM62D-Q1) 的规格值是严格的。 LPDDR4 不指定与正常信号的建立时间和保持时间等效的值、因此这些数值参考了 AM62D-Q1 的眼图模板规格值（时间轴：0.66 UI、电压轴：140mV）。连接的波形包含串扰进行仿真、因此它包含许多抖动分量。

此致、
正常

0 admin 3 个月前

TI__Guru**** 2867080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的专家：

问题 2 澄清：

Q2-1：控制器是否可以对每个位执行校正？
Q2-2：或者控制器是否可以对每个字节通道执行校正？

如果是 2-1 情况、则足以根据“SPRAD66b"调整“调整字节通道内的导线长度。但是、在 2-2 的情况下、必须使字节通道内的接线长度几乎相等（延迟相等）才能正常工作。

此致、
正常

0 admin 3 个月前

TI__Guru**** 2867080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

问题 1：我们无法放宽这一要求

Q2-1：硅片上的训练算法将对每个比特执行每位校正。请注意、我们最近放宽了长度匹配要求、因为每位校正可以处理一个字节内一定数量的不匹配布线。请参阅 LP4_DRS5 和 LP4_ACRS6。请注意、这些是每个字节内的偏差。

因此、只要您遵循 SPRAD66B 中的指导原则、DDR INIT 和训练就会优化写入和读取眼图

此致、

James

0 admin 3 个月前

TI__Guru**** 2867080 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

您好、James：

很抱歉晚才回复。感谢您的支持。

我们理解。如果有任何其他问题、我将创建一个新主题。

此致、
正常

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM62D-Q1：读取眼罩规范