[参考译文] TDA4VM：TDA4VM：DMSC M3 时钟

尊敬的 Thomas：

是否有任何文档提供 WKUP 域 (DMSC) 中 M3 内核在哪个时钟运行的信息？  数据表仅定义了支持的最大频率、即 333MHz。

正确、中记录了各种处理器内核和硬件加速器的频率 6.5 运行性能点 找到。  说明中可能会将这些声明为支持的最大频率、但这些是这些内核运行时的频率。 系统不会配置这些处理器以运行其他频率。

DMSC Cortex-M3 内核时钟为  WKUP_DMSC0_FICLK、 等于 MCU_SYSCLK0/3。 MCU_SYSCLK0 为 1000MHz、因此 WKUP_DMSC0_FICLK 为 1000/3 = 333.33MHz。

中介绍了 DMSC 时钟信息  10.2.1.3.2 DRA829/TDA4VM SoC 中的 DMSC 集成 NDA K3 安全架构 TRM 的一章（未公开提供）。

MCU_SYSCLK0 是 MCU 域中的系统时钟、是 WKUP_PLLCTRL0 的输出时钟

但是、为了实现可追溯性、我需要一些官方文档、说明如何通过 ROM 代码（在 TIFS 之前运行）配置时钟。 此信息是否在任何地方可用？

中介绍了由 ROM 配置的 PLL  4.3.16 PLL 配置 “ROM 版本说明“章节。 这将指定 ROM 配置的 PLL 和 VCO 频率。  

的不同章节介绍了 MCU_PLL 和 WKUP_PLLCTRL 配置 初始化 和 5.设备配置  章节中找到。 以下是一些参考资料：

4.2.3 引导过程流程

5.3.6.2 MCU_PORz 序列

5.4.5.10.1.2 PLL 初始化至 PLL 模式

此致

Suman