[参考译文] AM6442：当 A53 和 AMP 时初始化失败；R5f 触发不同的 GPIO 组

您好、Kevin、Yang、Tony、

从 AM64x 数据表可以看出、GPIO1_17 对应的 SoC 引脚：PRG0_PRU0_GPO17 具有以下默认的引脚多路复用设置：

POR 之后：输入和输出缓冲器关闭、弱拉电阻禁用、默认情况下在 U1 引脚上选择 GPIO1_17 信号->在 POR 后、U1 引脚应处于高阻态。

根据 AM64x TRM、负责的寄存器是物理地址= 0x000F41A4（与您使用的地址匹配）的 PADCFG_CTRL0_CFG0_PADCONFIG105。

在本例中、其寄存器值更改为 0x00050007：

PADCFG_CTRL0_CFG0_PADCONFIG105[31：20]= 0x0 -> TX_DIS=0 ->输出缓冲器的启用/禁用取决于 GPIO IP 本身 — 看起来 TX_DIS 在之前运行的程序或您的应用中被清除。

[19：16]=0x5 ->启用输入缓冲器 (RX_ACTIVE=high)、启用弱下拉、[15：0]= 0x7 ->禁用施密特触发（这是有意完成的吗？）、MuxMode=0x7 -> Q：值= 0x00050007 是否反映 中断设置期间 padconfiguration105 寄存器的状态？

从 AM64x 数据表中可以看出、对应的 GPIO0_8 SoC 引脚：OSPI0_D5 似乎具有以下默认的引脚多路复用设置：

POR 之后：输入和输出缓冲器关闭、禁用弱上拉、默认情况下在 P20 引脚上选择 GPIO0_8 信号-> P20 引脚在 POR 之后应处于高阻态。

根据 AM64x TRM、 负责的寄存器是 物理地址= 0x000F4020（与您使用的地址匹配）的 PADCFG_CTRL0_CFG0_PADCONFIG8。

在本例中、其寄存器值设置为 0x00050007：

PADCFG_CTRL0_CFG0_PADCONFIG105[31：20]= 0x0 -> TX_DIS=0 ->输出缓冲器的启用/禁用取决于 GPIO IP 本身 — 看起来  TX_DIS 在之前运行的程序或您的应用中被清除。

[19：16]=0x5 ->启用输入缓冲器 (RX_ACTIVE=high)、启用弱下拉、[15：0]= 0x7 ->禁用施密特触发（这是有意完成的吗？）、MuxMode=0x7 -> Q：值= 0x00050007 是否反映 中断设置期间 padconfiguration8 寄存器的状态？

Yang、

在特定情况下、当两个 GPIO 引脚连接在一起并且 SoC 引脚输出缓冲器均启用时、可能会触发虚假中断。 如果 GPIO1_17 IP 输出及其 SoC 引脚输出（与您的情况相同）、则翻转 GPIO1_17 OUTPUT_DATA 值会导致另一个 GPIO 输入检测到脉冲转换并检测意外的中断事件。 此外、如果 FPGA 输出最初处于高阻态、因为 AM6442 在之前初始化、我建议在 AM6442 GPIO 输入引脚上使用外部 10k 拉电阻器、以避免触发虚假中断。 选择拉动类型、以匹配与触发边沿事件（（PD 表示上升沿、PU 表示下降沿）相对应的初始电平。  

我可以建议执行以下步骤：

首先、您可以首先重新访问 AM6442 TRM 的  12.1.2.5 GPIO 编程指南部分

1、要位于安全侧、请将两个 GPIO 的 TX_DIS 设置为高电平、以强制关闭 SoC 引脚输出缓冲器 (HiZ)。

2.确保将 GPIO1_17 和 GPIO0_8 引脚的 RX_ACTIVE 位域设置为 低电平,以在设置 IRQ 之前禁用输入缓冲区。

在 GPIO 控制器 IP 级别、确保 GPIO1_17 和 GPIO0_8 方向设置为输入 (DIR=1)。

4.考虑到您在两个 GPIO 输入上都启用了弱下拉,您能否确认中断的边沿触发类型是“上升“边沿?  

如果您 使用外部更强的 10k 拉电阻器、则可以保持禁用弱拉电阻。  

5.将触发边沿设置为“上升“以启用 IRQ。

6.清除中断状态标志。

7.将 RX_ACTIVE 设置回高电平以启用输入。

我希望这有助于找出根本原因。

我将在下周跟进这一主题。

谢谢！

此致

Anastas Yordanov