[参考译文] DRA829J：ADC 输入残余电压可防止 DRA829 引导

admin

Other Parts Discussed in Thread: DRA829J

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1642830/dra829j-adc-input-residual-voltage-prevents-dra829-boot

器件型号： DRA829J
Thread 中讨论的其他器件： DRA829、

您好：

我正在使用 DRA829 处理器上的 ADC 模块。在我的应用中、在 DRA829 上电之前、ADC 的模拟输入信号变为有效状态。

我的电路设计如下：

对于≤1.8V 的信号 ：  在馈送到 ADC 引脚之前使用分压器 (1k 和 10k)。

对于高于 1.8V 的信号 ： 使用电阻器约为 10k 的分压器。

DRA829 电源遵循使用 TPS65941213 和 TPS65941111 的 TI 参考设计。

在实际测试期间、系统通常无法引导、因为 DRA829 的 ADC 模拟电源轨上存在残余电压。当逐个断开模拟信号时、残余电压会逐渐降低、引导成功率会增加。如果我断开所有模拟信号的连接、系统始终会成功引导。

我的问题：在给定这个应用场景（DRA829 上电前存在的模拟信号）时、如何修改输入电路以使 ADC 模块在不导致引导故障的情况下正常运行？

感谢您的建议。

3 个月前

0 admin 3 个月前

TI__Guru**** 2908170 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

尊敬的 Huang Feng：

感谢您的详细说明。根据您所描述的情况、我对可能的原因和一些值得研究的电路方法有很强的假设、尽管原理图将有助于确认细节。

——

可能的原因 — ESD 二极管对 VDDA 电源轨进行预充电

ADC 上的每个 AIN 引脚都具有双 ESD 二极管结构：

- 上部二极管：ANODE = AIN 引脚、CATHODE = VDDA

- 下二极管：ANODE = VSSA、CATHODE = AIN 引脚

在正常工作期间 (VDDA = 1.8V)、上部二极管针对有效 0–1.8V 输入范围内的任何信号反向偏置 — 无电流流动。但是、当上电期间 VDDA = 0V 并且 AIN 引脚上已经存在模拟信号时、上部二极管可以正向偏置。然后、电流将从信号源流过分压电阻器、经过 ESD 二极管、然后流至 VDDA 电源轨、为 VDDA 去耦电容器充电。

如果发生这种情况、VDDA 电源轨将在 PMIC 开始斜升之前上升到预充电电平。当 PMIC 随后尝试为 VDDA 供电时、它将启动到预充电输出、而不是预期的 0V、这可能会破坏启动序列。

此机制与您的观察结果一致：当多个通道处于活动状态时、会对注入电流求和、并且 VDDA 会更快地充电。一次断开一个通道将减少总注入电流并减慢预充电速度、从而提高启动可靠性。断开所有通道的连接后、VDDA 将保持为 0V、并且 PMIC 应干净地斜升。

您提到了直接测量 VDDA 电源轨上的残余电压—如果您能够在引导序列失败期间（特别是在 PMIC 开始斜升之前达到的电压）捕获 VDDA 的示波器迹线、这将有助于确认该机制。

ADC 损坏风险看起来很低。 ADC 规格建议在上电期间将 50Ω 的最小源阻抗设置为最小源阻抗、从而将注入电流保持在安全限制范围内。假设您的≤1.8V 分压器将 1kΩ 电阻器从信号源与 10kΩ 串联到接地（请确认拓扑）、ESD 二极管的戴维南源阻抗约为 50Ω‖10kΩ= 909Ω、远高于 1kΩ 阈值。对于带有两个~Ω 10kΩ 电阻器的>1.8V 分压器、戴维南阻抗为~Ω 5kΩ。如果这些拓扑正确、注入电流将完全处于安全限值范围内。尽管如此、请验证您的电阻器放置位置是否准确、以确认。

如果这种机制导致引导故障、则会是系统电源时序问题、而不是 ADC 保护问题。

——

可能的方法：

如果确认 ESD 二极管注入是原因、则最有效的方法是防止在上电期间形成注入路径。在信号路径中添加更多的串联电阻不太可能自行解决此问题 — 更大的电阻器会降低注入电流，但不会阻止 VDDA 的预充电、只会减慢该过程的速度。

选项 1：由电源正常信号选通的模拟开关

一种值得考虑的方法是在每个 AIN 信号路径中插入模拟开关、使能由 PMIC 的电源正常 (PGOOD) 信号驱动：

```μ s

信号源→分压器→【模拟开关】→AIN 引脚

↑μ s

PGOOD（来自 PMIC）

```μ s

- PGOOD 低电平（ VDDA 尚未通电）:开关打开,无注入路径, VDDA 应保持在 0V

- PGOOD 高（ VDDA 稳定）:开关关闭, ADC 可以正常地看到信号

模拟开关需要根据您的信号电压范围确定额定值、R_ON 需要足够低、以避免显著影响 ADC 源阻抗。验证与特定 PMIC 的 PGOOD 输出特性的兼容性。

选项 2：传感器电源上的负载开关

如果所有模拟信号源共享一个公共电源域、则由 PGOOD 控制的该电源上的单个负载开关可以用更少的元件实现类似的结果 — 不过这取决于您的系统架构。

**临时权变措施（如果硬件更改不能立即实现）：** 确保模拟信号源仅在 DRA829J 完成引导后才上电（例如通过 GPIO 或辅助 PGOOD 控制传感器电源上的负载开关）在短期内可能会有所帮助。

此致、

Jeff

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] DRA829J：ADC 输入残余电压可防止 DRA829 引导