Other Parts Discussed in Thread: AM67A, AM62P, BEAGLEY-AI
器件型号: AM67A
Thread 中讨论的其他器件: AM62P、 BeagleY-AI
您好、
我们正在具有两个 DP83867 PHY 的定制电路板上使用 AM67A。 在器件树中、两个 PHY 都配置为以下节点。 当我们单独测试任一 PHY 时、我们可以达到接近 1Gbps。 但是、当同时使用两个 PHY 时、即使我们使用两台不同的 PC 和两台不同的 iperf3 服务器、两个端口上的带宽也会显著下降。
我们的测试拓扑是:
PC1 <----- > PHY1 <---->AM67A 板<----- > PHY2 <----- > PC2
iperf3 结果如下。
单 PHY 用法:
PHY1
[ ID]间隔传输比特率 RETR
[5] 0.00-10.00 秒 1.09 GB 933 MB/秒 0 发送方
[5] 0.00-10.00 秒 1.09 GB 932 MB/秒接收器
PHY2
[ ID]间隔传输比特率 RETR
[5] 0.00-10.00 秒 1.10 GB 944 MB/秒 0 发送方
[5] 0.00-10.00 秒 1.10 GB 944 MB/秒接收器
同时使用两个 PHY 时:
PHY1
[ ID]间隔传输比特率 RETR
[5] 0.00-10.00 秒 711 MB 596 Mbits/sec 0 发送器
[5] 0.00-10.00 秒 710 MB 595 MB/秒接收器
PHY2
[ ID]间隔传输比特率 RETR
[5] 0.00-10.00 秒 558 MB 468 Mbits/sec 0 发送器
[5] 0.00-10.00 秒 556 MB 467 Mbits/sec 接收器
两个 PHY 的器件树绑定如下所示:
/* ETHERNET */
&cpsw3g {
pinctrl-names = "default";
pinctrl-0 = <&rgmii1_pins_default>,
<&rgmii2_pins_default>;
status = "okay";
};
&cpsw3g_mdio {
pinctrl-names = "default";
pinctrl-0 = <&cpsw3g_mdio_pins_default>;
status = "okay";
cpsw3g_phy0: ethernet-phy@0x0c {
reg = <0x0c>;
ti,rx-internal-delay = <DP83867_RGMIIDCTL_2_00_NS>;
ti,fifo-depth = <DP83867_PHYCR_FIFO_DEPTH_4_B_NIB>;
ti,min-output-impedance;
};
cpsw3g_phy1: ethernet-phy@0 {
reg = <0x00>;
ti,rx-internal-delay = <DP83867_RGMIIDCTL_2_00_NS>;
ti,fifo-depth = <DP83867_PHYCR_FIFO_DEPTH_4_B_NIB>;
ti,min-output-impedance;
};
};
&cpsw_port1 {
status = "okay";
phy-mode = "rgmii-rxid";
phy-handle = <&cpsw3g_phy0>;
};
&cpsw_port2 {
status = "okay";
phy-mode = "rgmii-rxid";
phy-handle = <&cpsw3g_phy1>;
};
我们想了解这种行为是否与 AM67A CPSW3G 带宽或架构限制有关、或者它更有可能是由我们的电路板设计、时钟、引脚多路复用、RGMII 时序或 DTS 配置引起。
谢谢。