[参考译文] AM62A7-Q1：DSS：使用 10 位视频输出时发射更低

尊敬的 Bas Vermeulen：

这是否适用于 DPI 应用？ 如果是、请参阅下面的应用手册。

https://www.ti.com/lit/pdf/spradk1?keyMatch=AM62P%20spread%20spectrum%20clocking&tisearch=universal_search

此致、

Luis Parga.

你好 Stanislav Stilyanov ,

您可以为我们搜索 PCB 设计指南配套资料吗？ 非常感谢。 我们将尝试驱动强度和 SSC 并联。

此致、

Bas Vermeulen

您好 Luis Parga 

我们将 SMPTE 串行器连接到视频输出引脚。 我们使用 BT.656 模式、具有 10 位输出。

您是否有正在链接的文档中讨论的展频接口补丁？

我可以更轻松地将其集成到我们的 (AM62A 11.1 SDK) 内核中。

此致、

Bas Vermeulen

迪夫扬什·米塔尔 

在  AM62A7：AM62A7：AM62A7：在 DPI 上配置展频时钟  是为了共享允许 SDK 10 的展频 DPI 时钟所需的补丁/修改、是否也可以为 SDK 11.1 获取这些更改？

此致、

Bas Vermeulen

尊敬的 Bas：
由于提交数量庞大、因此很难为 10.1 提供修补程序。 我们正在内部检查 11.01 是否可行、但 AM62A 的下一个版本中会提供这种支持。 AM62A 的下一个版本将需要一些时间（可能在 2026 年 12 月左右）。

尊敬的 Divyansh Mittal ：

如果您需要在 DM R5 端进行更改、我可以尝试让内核 6.12.x 正常工作（11.2.13 似乎拥有内核端更改所需的所有补丁）。 我需要确保在 11.1 和 11.2 之间添加的任何内容都不会干扰我们的要求。

此致、

Bas Vermeulen

尊敬的 Divyansh Mittal ：

如果我想在固件中为 PLL17 实现展频（仅限）、正确的方法是什么？ 我可以访问固件构建器、并可以根据需要进行更改。

我们只需要为 DPI 启用展频、它不必可配置。 我们在用户空间中进行的测试产生了积极的结果,现在我需要以稳定的方式使它永久化。

此致、

Bas Vermeulen

尊敬的 Divyansh Mittal ：

我认为我在 DM R5 固件中实施了此功能、是否可以查看我的更改？

From 1a3c6255001faab0f124cc8f48377e9b4b3dc574 Mon Sep 17 00:00:00 2001
From: Bas Vermeulen <sebastiaan.vermeulen@bench.com>
Date: Wed, 22 Apr 2026 17:14:15 +0200
Subject: [PATCH] clk_pll_16fft: Enable spread spectrum for PLL17

---
 .../pm/drivers/clock/clk_pll_16fft.c          | 22 +++++++++++++++++++
 1 file changed, 22 insertions(+)

diff --git a/source/drivers/device_manager/rm_pm_hal/rm_pm_hal_src/pm/drivers/clock/clk_pll_16fft.c b/source/drivers/device_manager/rm_pm_hal/rm_pm_hal_src/pm/drivers/clock/clk_pll_16fft.c
index 84ae963..ae27fc9 100644
--- a/source/drivers/device_manager/rm_pm_hal/rm_pm_hal_src/pm/drivers/clock/clk_pll_16fft.c
+++ b/source/drivers/device_manager/rm_pm_hal/rm_pm_hal_src/pm/drivers/clock/clk_pll_16fft.c
@@ -699,6 +699,28 @@ static sbool clk_pll_16fft_program_freq(struct clk			*pll_clk,
 		ctrl |= PLL_16FFT_CTRL_DAC_EN;
 	}
 
+	/* Enable Spread Spectrum for PLL17 */
+	if (pll->idx == 17) {
+		u32 ss_ctrl   = 0x00000000;
+		u32 ss_spread = 0x0006000a;
+
+		if (ret) {
+			err = pm_writel_verified(ss_ctrl, (u32) pll->base + (u32) PLL_16FFT_SS_CTRL(pll->idx));
+			if (err != SUCCESS) {
+				ret = SFALSE;
+			}
+		}
+		if (ret) {
+			err = pm_writel_verified(ss_spread, (u32) pll->base + (u32) PLL_16FFT_SS_SPREAD(pll->idx));
+			if (err != SUCCESS) {
+				ret = SFALSE;
+			}
+		}
+
+		ctrl |= PLL_16FFT_CTRL_DSM_EN;
+		ctrl |= PLL_16FFT_CTRL_DAC_EN;
+	}
+
 	if (ret) {
 		err = pm_writel_verified(freq_ctrl0, (u32) pll->base + (u32) PLL_16FFT_FREQ_CTRL0(pll->idx));
 		if (err != SUCCESS) {
-- 
2.43.0

注意：由于第 36 行和第 37 行（！=而不是|=) 中出现错误、因此修补程序已被修改。

此致、

Bas Vermeulen

尊敬的 Bas：
DM R5 端也需要进行多项更改、我们的专家目前正在评估如何将补丁反向移植到 11.01。 请留出一些时间让专家回答。

你好 Divyansh Mittal 

当然、没关系。 在这段时间内、是否可以查看我制作的补丁？ 这样做是有效的、因为寄存器设置为我预期读取的值、所以我想知道设置寄存器的位置/方式是正确的。

这并不包括整个器件树界面、它只是在更改频率时将 PLL17 的展频设置为固定值。

此致、

Bas Vermeulen

您好、Bas Vermeulen、

请预计 Divyansh 的回复可能会有一些延迟（最早是今天 COB）。

感谢您的耐心！

此致

Anastas Yordanov  

尊敬的 Bas：

我们不建议直接写入寄存器来配置此项、我们仍在测试补丁（从 11.2 到 11.1 的反向端口更改）、建议您等待。

此致、

会面。

你好, 见塔卡 

我懂了。 如果您查看我建议使用的补丁、它会修改 DM 固件、以便在 PLL 被禁用时写入寄存器。 我只是想确保这是正确的地方去做。

我将在可用时使用您正在处理的修补程序、但由于我现在需要一个解决方案、这就是我所拥有的修补程序。

如果可以查看我提供的补丁、我们将非常感激。

Bas Vermeulen

您好、Bas Vermeulen、

请预计、与 Thakar 会面的回复可能会有一些延迟。

感谢您的耐心！

此致、

Borislav Lazarkov

尊敬的 Bas：

通常、需要在整个 PLL 序列发生并且 PLL 已经锁定后执行此 SSC 实现序列。 因此、虽然 Meet 的官方修补程序正在内部使用、但出于测试目的、我建议您修改修补程序以符合上述注释。

此致、

Luis Parga.

你好 Jay Goyal ,

增补程序可以工作、但仅当频率为分数时才起作用。 如果频率像 27MHz 频率的整数分频一样、它不会启用展频（因为在这种情况下，DSM_EN 和 DAC_EN 未启用）。

我们通过稍微降低频率来解决这个问题、但如果他们不知道、这可能会给一些人带来令人讨厌的惊喜。

如果您得到了此修补程序、您能给我发送修补程序吗？

此致、

Bas Vermeulen

尊敬的 Bas：

  使用整数分频模式时、不支持展频时钟。 仅在使用小数模式时才支持该模式。 请予以相应的安排。

此致、

Luis Parga.