Other Parts Discussed in Thread: DRA821U
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
器件型号： DRA821U
您好、
我们有基于 DRA821U 的定制电路板的新版本 (B)。 之前、我们在 此处发布了关于修订版 A 启动的信息。
目前、我们正在通过 MCU_UART 上传引导阶段。 具体来说、我们正在加载 tiboot3.bin、并且会遇到与之前相同的问题：
U-Boot SPL 2025.01-ti-gac2433f99366-dirty (Oct 06 2025 - 12:51:40 +0200)
SYSFW ABI: 4.0 (firmware rev 0x000b '11.0.9--v11.00.09+ (Fancy Rat)')
EEPROM not available at 0x50, trying to read at 0x51
Reading on-board EEPROM at 0x51 failed -121
Timeout during frequency handshake
### ERROR ### Please RESET the board ###
在此版本中、我们使用以下 DDR 器件型号： MT53E512M32D1ZW-046 WT：B
对于 DDR 配置、我们使用 在版本 A 中正常工作的 k3-j7200-ddr-pnt-lp4.zip 文件、其中 DDR 器件型号为 MT53E512M32D1ZW-046 AUT：B我们对版本 B 重复使用了相同的配置文件、但它不支持 MT53E512M32D1ZW-046 WT：B 器件。 该配置文件是在前一 篇文章中讨论的结果 中生成的、我们在该文章中遇到了相同的问题。
我们还尝试降低启动频率和工作频率、以检查 DDR 训练是否会在较低的速度下成功、但结果保持不变。
我们感谢您在以下方面提供指导：
- 如何验证 DDR 是否正常运行？
- 如果未检测到 DDR、我们应该预期会出现哪些消息或行为？
- 假设 DDR 配置文件正确、建议使用哪些调试方法来进一步调查 DDR 初始化过程并确定根本原因？
提前感谢、
Santi
