Other Parts Discussed in Thread: AM6442, AM2434
器件型号： AM6442
主题： AM2434 中讨论的其他器件
您能否确认 Arm 独占访问是否可以可靠地用于 AM6442 上的交叉内核共享存储器同步？
背景：
-我们关注 Cortex-A53 和 Cortex-R5F 之间的共享存储器通信,以及 Cortex-M4F 的一些共享数据可见性。
-对于 M4F 端,我们只需要共享 32 位数据。
-对于 A53 <-> R5F 路径、如果支持、我们希望交换 64 位数据。
-如果 A53 <-> R5F 共享内存不支持或不保证 64 位数据交换,我们还想确认是否支持和建议 32 位数据交换。
为了清晰起见、我们所考虑的机械臂专属类型是：
- Cortex-R5F：64 位独占性、如 LDREXD/STREXD（如果仅支持 32 位、则为 32 位 LDREX /STREX）
- Cortex-A53：64 位排除、如 LDXR / STXR（如果仅支持 32 位、则为 32 位字排除）
-我们希望了解共享 DDR 和共享片上 SRAM 的这一点（在 MCU+ SDK 文档中称为 MSRAM ）。
-我们已查看公共 MCU+ SDK/IPC/SPINLOCK 文档,但我们找不到明确的 AM6442 特定的声明,说明了对 DDR 或 MSRAM 上 A53/R5F 共享内存独占访问的全局独占监控支持（或等效支持）。
-我们了解 AM6442 上提供 HW SPINLOCK。 但是、在我们的应用中、锁定/解锁路径周围测得的时间似乎比预期的时间长、因此我们正在检查是否可以使用 Arm 独占访问作为替代方法。
您能否确认以下几点？
AM6442 是否为 A53 和 R5F 之间的共享存储器独占访问实现全局独占监控、外部全局监控或任何等效的 SoC 级机制？
2.在共享 DDR 存储器上的 A53 <-> R5F 是否支持 Arm 独占访问？
3.是否在共享 MSRAM 上的 A53 <-> R5F 支持 Arm 独占访问？
4.对于 A53 <-> R5F 路径：
-是否使用 Arm 独占访问支持 64 位共享数据交换?
-如果不支持或不保证 64 位,是否支持和建议 32 位共享数据交换?
5.对于 M4F 方面:
-我们只需要 32 位共享数据可见性/交换
-是否支持带有共享 DDR 和/或 MSRAM 的 M4F 的 32 位共享数据交换?
-如果与 A53/R5F 相比、M4F 有任何限制、请澄清
6、如果支持、在哪些内存属性下、排他访问应正常工作？
例如：
-正常+可共享+不可缓存
-正常+可共享+可缓存
-与内部/外部可共享、MMU/MPU 设置、缓存启用状态、回写/直写等相关的任何限制
-特别是,当区域被配置为“正常可共享不可缓存“时,排他性访问是否预计在 DDR 和 MSRAM 上正常工作?
7.如果 AM6442 上的 A53 <->R5F 共享存储器无法保证 Arm 独家支持、则 HW SPINLOCK 模块是否应被视为 TI 推荐的唯一用于交叉内核互斥的硬件基元？
8.如果您对此主题有任何相关的 TRM 部分、应用手册或之前的 E2E 主题、请分享一下吗？
我们想在最终确定共享存储器同步设计之前确认这一点。
谢谢你。
