This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] J721S2XSOMXEVM:UDMA McASP 到 C7x L2 SRAM

Guru**** 2928980 points
请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1649582/j721s2xsomxevm-udma-mcasp-to-c7x-l2-sram

器件型号: J721S2XSOMXEVM

您好、
我有一个使用 UDMA 将数据移入和移出 McASP_0 的工程。  为此、我修改了 TI PDK UDMA_ADC_TEST 示例应用。  在某些情况下一切正常运行、但我想将 DMA 缓冲器放在 C7x_0 内核的 L2 SRAM 中。  当我声明具有属性的缓冲区时:  
__attribute__((section(“.L2_data“))__attribute__((aligned (UDMA_CACHELINE_ALIGNAL)));
它立即崩溃。
从 Blackhawk 调试器中、我只得到:
(错误–1351 -(0:0:0)) 寄存器或存储器请求已超时。  CPU 正在执行高优先级中断、这通常是由于双页故障导致的。 选择“强制“以强制 CPU 进入允许调试 HPI 为什么处于活动状态的状态。 (仿真包 12.6.0.00029)  

如果我不从属性中选择、缓冲区将进入外部 RAM、内核工作正常。  发生了什么情况、我无法将 L2 用于这些缓冲区?

谢谢、
马特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Matt:

    您能否请确认您当前使用的 SDK 版本、以及是否可以共享链接器脚本、 以便检查 L2SRAM/.l2_data 区域解析到的地址和长度?

    此致、
    Shabary S Sundar

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、
    我在这里找到了我的问题。  我有一个 memset()、其大小作为参数给出了错误。  由于某种原因、当缓冲区位于外部存储器中时、它不会导致问题。

    谢谢、
    马特

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    尊敬的 Matt:

    我在这里找到了我的问题。  我有一个 memset()、其大小作为参数给出了错误。  由于某种原因、当缓冲区位于外部内存中时、它不会导致问题。

    如果问题得到解决、我们可以关闭此 TT 吗?

    此致、
    Shabary S Sundar