[参考译文] AM62P：AM62P 使用 ISP 在生产环境中连接了 eMMC 刷写

您好 Renato、

感谢您的查询！

根据 —   AM62P54CU 数据表、 表。 “引脚属性“一节的引脚属性（AMH 封装）（续）、 AM62Px SoC 电平引脚 MMC0_CLK 和 MMC0_CMD（基于 eMMC 专用高速 eMMCPHY 缓冲器） 是非多路复用的。 根据 AM62Px SoC 中集成的 eMMC 主机控制器、 没有 用于控制输出缓冲器或其他引脚属性状态的焊盘配置寄存器。  

即使保持在复位状态、该器件似乎也会将 MMC0 接口的 CLK 和 CMD 线路驱动为低值。 这使得无法使用外部编程器直接对 eMMC 器件进行编程。

Q1：当 AM62Px SoC 保持冷复位（MCU_PORz 置为有效）时、客户能否重新确认编程期间在 MMC0_CMD 线路上观察到的低电平？

根据上表、 即使 AM62Px 通过 MCU_PORz 引脚保持冷复位、AM62Px 中的 MMCSD0 控制器也会将 MMC0_CLK 输出保持在“低“电平、并将 MMC0_CMD 输出保持在“高“电平。  

根据我的 AM62Px TRM 研究、MMCSD0 本身 或者 AM62Px 控制模块 eMMC MMR 中没有可以强制 MMC0_CLK 和 MMC0_CMD 进入 Hi-Z 状态的任何“导出“位。 但是、我将与我们的 MMC 硬件专家一起详细讨论这一点、并告诉您。

客户可能需要参考以下 E2E 主题 — 与   MMC0 cmd、clk、DS 和数据线相关的 POR 上的 AM64x eMMC CLK、CMD、DATA、DS I/O 配置（相对于其默认电平和内部（弱）拉电阻）、以了解有关这些 I/O 复位逻辑初始化的更多信息。 无论常见问题解答与 AM64x SoC 中的 MMCSD0 eMMC 集成相关、硬件实现都与 AM62Px 中的硬件实现非常相似。

问题 2： 客户是否可以选择添加外部双向开关+一些基本逻辑（电阻器，跳线）、以便在生产刷写阶段将 eMMC 编程器（刷写器）输出与 AM62P54CU SoC 输出去耦？

期待客户的反馈！

谢谢你

此致、

Anastas Yordanov

您好、Anastas、

Q1：如您所述、CMD 线路保持高值。 我在写请求时犯了错误、并在同一句话中考虑了这两行。

我确认、同样在复位情况下、CMD 线路保持高电平、CLK 线路保持低电平。

我使用示波器查看线路进行了测试。

CMD 线路保持高电平、但我们的编程器能够正确驱动该线路、但我担心 CPU 可能会受到损坏、因为文档指出该线路保持高值、而不是上拉至该值。

对于 CLK 线路、情况最差、因为线路保持低电平、由编程器驱动时、电压仅上升至 680mV (EMCC VCCq 为 1.8V)、存储器无法识别时钟信号。

问题 2：电路板在 CPU 和 eMMC 之间直接连接、中间没有任何元件。

最常见的情况是线路在复位时处于高阻态、因此客户在设计电路板时没有预料到这种冲突。

我们将在本周一与客户会面、 讨论可能的解决方案、但我认为他们不愿意重新设计电路板。

此致

Renato