[参考译文] TDA4VEN-Q1：启动期间的 LPDDR4 通信条件

尊敬的 Kevin：

是的、这个问题与这个 thread.TDA4VEN-Q1：关于 LPDDR4 的初始配置有关  

我们目前的电路板仅支持 UART -> xSPI 引导、因此我们无法尝试其他引导方法。

LPDDR4 IF PCB 模式已通过传输线仿真进行了验证、因此我们相信在电气特性方面没有问题。

我们已尝试在多个 PCB 样片上进行引导、但只有一个板可以与 LPDDR4 正常通信（其他三个板无法通信）。

我们使用示波器观察到波形、但在无法通信的 PCB 上、DQ 和 DQS 保持在 1.05V 左右、并且没有显示工作迹象（波形数据已发送到 TI 日本的 Shibata 先生）。

我们想确定通信无法开始的原因、因此、如果我们应该观察到任何信号、请告诉我们吗？

首先、我们要区分原因是硬件相关（例如装配缺陷）还是软件相关（例如初始化故障）。

此致、

你（们）好 Kevin、

其他问题。
关于 LPDDR4 频率的开关、我的理解是否正确、如下所示？

从 UART 引导开始到软件引导加载程序阶段（在 SBL 执行之前）：LPDDR4 工作频率 (1866MHz)

2.从软件引导加载程序阶段（在 SBL 执行之后）到引导完成：LPDDR4 引导频率 (50MHz)

3、启动完成后：LPDDR4 工作频率 (1866MHz)

如果我们假设这是正确的、则我们将阶段 1 视为最不稳定的阶段。

原因是、即使未设置最优 IO 条件（例如仿真中考虑的驱动器强度和 ODT）、它也必须以最高频率工作。

默认 IO 条件是否意味着即使在 2 秩、3732Mbps 等高负载、高速条件下也能稳定运行？

此致、

您好、

是的、此问题与此 thread.TDA4VEN-Q1：关于 LPDDR4 的初始配置

根据发布到另一个线程的最新日志、看起来好像正在对 DDR 进行读取和写入。

、但只有一个电路板可以与 LPDDR4 正常通信（其他三个电路板无法通信）。

您是否有每个经测试的电路板的引导日志？

您是否尝试过通过 JTAG 连接到 J722S 器件、并通过 IDE 的内存浏览器（例如 Code Composer Studio）手动读取/写入 LPDDR4 地址范围？

]其他问题。
关于 LPDDR4 频率的切换、我的理解是否正确、如下所示？

否、在软件可以读取/写入存储器之前、LPDDR4 接口将处于工作频率。 LPDDR4 引导频率是用于在训练进行之前初始化（LPDDR4 存储器的）期间设置 LPDDR4 存储器 MODE 寄存器的频率。 当软件引导加载程序中的 DDRSS / LPDDR4 初始化完成时、LPDDR4 频率将设置为工作频率。 此时、软件可以开始读取和/或写入 LPDDR4 存储器。

默认 IO 条件是否意味着一种设置即使在 2 秩、3732 Mbps 等高负载、高速条件下也能稳定运行？

DDR 配置工具的默认输入参数设置为与具有双列存储器的 TI J722S EVM 配合使用。  

此致、
Kevin