[参考译文] AM6442：PRU_ICSSG：PRU 任务管理器、是否需要在 TM_INRY_XID 之后执行两次 SBBO？

admin

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1653866/am6442-pru_icssg-pru-task-manager-ok-to-sbbo-twice-after-tm_yield_xid

器件型号： AM6442

你好！

我在 PRU 支持包中找到了这段代码、 SBBO 是最后一条指令。在那里拨打两个 SBB 是安全的吗？我想知道周期与指令。

    xin     TM_YIELD_XID, &R0.b3,1
    ldi     TEMP_REG_3, 0
    sbbo    &TEMP_REG_3, TEMP_REG_2, CSL_ICSS_G_PR1_TASKS_MGR_RTU1_PR1_TASKS_MGR_RTU1_MMR_GLOBAL_CFG, 4

我的问题示例：

    xin     TM_YIELD_XID, &R0.b3,1
    sbbo  ... ; save to DRAM
    sbbo ...  ; post to DDR

PS:这是我真正想做的结果。寻求一个更困难的情况,以了解更多的周期/指令或其他限制,我可以执行那里.

SBCO &R9、_PR_CREG_PRU0_CTRL、12、4 ； cnt 偏移、请参阅 pru_ctrl.h

此致。

3 个月前

0 admin 3 个月前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

[quote userid=“578801“ url=“~/support/processors-group/processors/f/processors-forum/1653866/am6442-pru_icssg-pru-task-manager-ok-to-sbbo-twice-after-tm_yield_xid xin TM_INYPLE_XID、&R0.b3、1 sbbo ...；保存到 DRAM sbbo ...；发布到 DDR

执行产量的后处理、在任务管理器切换到更高优先级的任务之前、您有 2 个周期可用于有用的后处理产量记账。仅建议填充这 2 个周期。 SBBO 通常需要 2 个周期到 4 个字节。一个 SBBO 就可以。 SBBO 传输大小为 8 字节、则需要 3 个周期才能完成。由于一旦 PRU 执行需要完成的指令、这将导致在调度更高优先级的任务时出现 1 个周期延迟。我不建议在此路径中添加第二个 SBBO。

0 admin 3 个月前

TI__Guru**** 2943400 points

请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

感谢您的答复 Pratheesh。

然后、您确认了这是两条说明。

我有的 ISR 通过 SPAD 启动另一个 PRU、因此我不担心它需要多花几个周期才能返回。它仅每 2us 触发一次。

我知道您的建议仍然有效！

此致、Nelson。-

处理器（参考译文帖）

处理器（参考译文帖）(Read Only)

[参考译文] AM6442：PRU_ICSSG：PRU 任务管理器、是否需要在 TM_INRY_XID 之后执行两次 SBBO？