• 状态
  • 已锁定 已锁定
  • 回复 1 回复
  • 订户 0 订户
  • 视图 3 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA829J-Q1：DRA829 断电时序

admin
Guru**** 2937090 points
请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1649603/dra829j-q1-dra829-power-down-sequencing

器件型号： DRA829J-Q1
Thread： DRA829 中讨论的其他器件

我负责设计 DRA829 电源时序（组合模式）。

如果发生电源故障、我可以保证处理器 POR 会被拉至低电平、但我可能无法保证数据表中图 6-4 所示的确切断电序列。 对该零件会产生什么后果？ 寿命缩短？ 可靠性降低？

  • 0
    TI__Guru**** 2937090 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    电源断电多长时间前、您会将 MCU_PORz 置为有效？ 如果您能从 MCU_PORz 置为低电平有效直至电源下降期间给我们 1us、我认为您不会有任何问题。

    Kevin