This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM6442:有关 ODT 设置的一些问题

Guru**** 2943030 points

Other Parts Discussed in Thread: SYSCONFIG

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1656436/am6442-some-questions-about-odt-settings

器件型号: AM6442
主题: SysConfig 中讨论的其他器件

尊敬的 Champs:

我对 ODT 设置有一些问题。

问题 1: 我们按照您的建议将 DDRSS_PHY_65_DATA 和 DDRSS_PHY_321_DATA 从 0x01CC0B01 修改为 0x07CC0B07。

哪一个在 LPDDR4 DQ 和 DQS 线路的空闲和写入时间内启用 ODT?

这些设置与 SysConfig ODT 设置(例如 DQ ODT 和 SOC ODT)中的设置有何区别?

image.png

问题 2: SysConfig ODT 设置何时起作用?

例如、仅当 MCU 写入 LPDDR4 DRAM 时、DQ ODT 才起作用吗?

然后、当 MCU 从 DRAM 读取数据时、DQ ODT 将处于开路负载状态、而 SOC ODT 已激活以终止?

还是都能正常工作?

 

此致、

Kien

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

     您的快照显示了“IO Control B) DRAM IO 配置“部分中的设置、因此这些设置是 DRAM 的设置。  因此、“DQ ODT“设置用于写入期间 DQ/DQS ODT。  CA ODT 是 DRAM 中地址总线的端接。

    “IO CONTROL A) 处理器配置“部分介绍了处理器的端接和驱动强度设置。  因此、您可以在这里设置 DQ/DQS ODT 进行读取

    SoC ODT 是存储器中的一项设置、应与 IO CONTROL A) 部分中的 ODT 下拉 DQ/DM 设置匹配。   

    此致、

    James

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、James、感谢您的回答!

    同时、我也与此处的设置和 AM64 DDR 寄存器 DDR16SS_Denali_PHY_74 中设置的值感到困惑。

    如果我 在这里设置 DQ ODT = 40 Ω、而我设置 DDR16SS_Denali_PHY_74 = 0x01CC0b01。 写入过程中是否会启用 DQ ODT?

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    PHY_DQ_TSEL_ENABLE 控制处理器侧的端接、因此该参数始终设置为 1、因此在读取时会启用端接、但在写入时禁用端接。

    此致、

    James