This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] AM62D-Q1:帮助解释通过与失败标准的 DDR-MARGIN-FW 结果

Guru**** 2943030 points

Other Parts Discussed in Thread: AM62D-Q1, SYSCONFIG

请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1656708/am62d-q1-help-interpreting-ddr-margin-fw-results-for-pass-vs-fail-criteria

器件型号: AM62D-Q1
主题: SysConfig 中讨论的其他器件

我们正在运行 DDR-MARGIN-FW 工具套件 v1.9.0 以评估基于 AM62D-Q1 的定制电路板上的 DDR 性能。 到目前为止、我们已成功运行读取测试、获取测量日志、并使用包含的 python 脚本生成 PDF 测试报告。  现在、我们正在尝试使用这些测试报告为我们的电路板建立通过/失败标准、但在我们找到如何解释这些报告或将其与安全运行要求相关的任何文档中都没有明确规定。 下面是我们目前的交叉方式:

AM62D 的 LPDDR4 指南应用手册中、表 3-3 指定了在给定 DDR 时钟速度下具有最小宽度和高度的菱形读取眼图。 我将这些参数作为读取测量值的规格。

在对生成的报告进行简单解释时、我猜概述部分中的“Worst Delta mV“应高于  表 3-3 中的读取眼图模板 VdIVW、而“Worst Delta UI“应高于  表 3-3 中的读取眼图模板 TdIVW。 这是正确的解释吗?
 
假设是这样、我们的电路板在我们计划的 DDR 速度 1866MHz 下、大多数 DQ 线路都出现故障。 如果我们将速度降低到 1600MHz、则会遍历相对于表 3-3 中 1600MHz 阈值的所有 DQ 线。
 
为了进行完整性检查、我使用默认 EVM DDR 配置对 AM62D EVM 运行读取测试。 有趣的是、1866MHz 也没有通过这一标准。 相对于我们的电路板、EVM 上的电压裕度似乎更强、但 EVM 和我们的电路板都被眼 宽触底、 不符合规格。 我将附上 EVM 和电路板 @ 1866MHz 的 PDF 报告。
 
如果我对这些图解的解释不正确、您能否提供有关建立通过/失败标准的见解? 如果正确、测量值低于阈值的严重程度是多少? 到目前为止、我们一直以 1866MHz 时钟速度使用我们的电路板和 EVM、没有发现任何问题。 是否有任何可能屏蔽这些错误的检测和重试机制?
 
关于所附报告的一个注释:为了根据规格建立更同类的比较、我们修改了 parse_eye_diagrams.py 脚本以计算和叠加适合通过区域的最大菱形、并在末尾添加了通过/失败页面 这是一个更严格的要求、但即使是“最差 Δ mV“和“最差 Δ UI“值也不符合表 3-3 规范。
  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    您好、Jay、

    我们不会为客户确定是否通过/未通过、有关标准或方法由您自行决定。 通常、决定系统是 好还是坏的决策需要在信号完整性与电路板成本以及 设计周期与时间轴等方面进行权衡  Eye 工具通常用作更大验证计划或现有流程的一部分、通常从使用 IBIS 模型的板级仿真开始、到某种级别的实际电路板测试结束(通常作为一套在带有存储器测试仪的温度室中运行的电路板,但我见过其他具有各种流程的客户)、因此它不是系统通过/失败的唯一指标。

    此致、

    Lucas

  • 请注意,本文内容源自机器翻译,可能存在语法或其它翻译错误,仅供参考。如需获取准确内容,请参阅链接中的英语原文或自行翻译。

    Jay、您能否通过用于 DDR 配置的 SysConfig 1866MHz 寄存器配置工具提供 DDR 配置 (.dtsi 或.h 和.syscfg)?  

    此外、根据我的理解、您使用的是 RTOS 和 SBL 引导加载程序、这是正确的吗?   

    如果您的配置文件包含以下两行:

    #define DDRSS_PLL_FREQUENCY_1 933000000
    #define DDRSS_PLL_FREQUENCY_2 933000000

    尝试将其更改为此值、然后重新测试:

    #define DDRSS_PLL_FREQUENCY_1 9333333
    #define DDRSS_PLL_FREQUENCY_2 9333333

    此致、

    James