[参考译文] AM6442：AM6442 内部 PCIe 参考时钟在合规性测试中失败

您好！Aditya、

我很高兴看到、使用合规板时的信号看起来比以前更好。 我对您看到的内容的初始想法涉及时钟信号的端接。 几个初始问题：

1. 是否捕获了此报告的电路板？是否存在任何外部端接电阻器？  
2. 这可能是您终端示波器制造商面临的问题、但示波器的输入端接电阻是 50 欧姆还是其他某个值？

此致、

Lucas

您好、Lucas：

感谢您的快速答复。 请在下方找到我对您问题的回答。

1. 电路板本报告是否涵盖了是否存在任何外部终端电阻器？

答案：不

1. 这可能是您的终端示波器制造商的问题,但示波器的输入端接 50 欧姆还是其他值?

答： 我们使用的是 SMA 转 SMP 电缆、在探测端具有 50 欧姆的标准端接

您好！Aditya、

示波器输入本身如何？  我在这种类型的工作中看到的示波器通常将输入阻抗设置为 50 欧姆、但一些示波器可以根据其复杂性具有可配置的输入阻抗。  

此致、

Lucas

你好、卢卡斯、  

我们与 Keysight 团队讨论了示波器通道端接问题。 并确认通道 HA 端接 50 欧姆。 附上了 Keysight 团队的回复截图。  和、让我们知道如何禁用 AM6442 中的 REFCLK 内部终端。 请让我们知道如何继续。   

您好！Aditya、

最好与示波器供应商确认。

在正常情况下、必须作为 SERDES 初始化的特定部分正确禁用内部端接。 可以在初始化后这样做、作为您看到的行为的调试步骤、但要明确一点：这种禁用内部端接的方法并不是在实际操作中完成的。 由于这不是作为正确序列的一部分来完成的、因此 此调试步骤中可能对接口产生其他未知的电气或功能影响、但它应能有效地为测量消除时钟信号的双端接。

重要的是、REFCLK 输出在路径中的某个点至少有一条接地端接路径、不仅为了实现正确的信号传输、还为了避免对器件造成潜在损坏。 在这种特定情况下、您使用的示波器会提供该路径、但在实际电路板上、端点器件不太可能提供此路径。 对于因使用没有端接的电路板禁用内部端接而可能损坏的器件、我们无法调试或提供支持。 测试以下寄存器序列时要小心、并确保正确设置正在测试的任何平台。

您应该能够像在 AM64x 上那样禁用端接、专门用于此调试：

• 清除 0x0F00040C 的位 31
• 设置 0x0F00040C 的位 27
• 设置 0x0F00040C 的位 31
• 将 0x0F0000A0 的位 5 清零

同样、上述所有注意事项/警告都适用。

此致、

Lucas

问候 Shwetha、

我不认为我们对这些寄存器进行了说明、在调试之外、这些寄存器通常不会被客户调整。

您可以在串行器/解串器和 PCIe 配置后执行寄存器写入序列、软件层就像用户空间中的应用程序（我不太熟悉 Linux SDK，因此其措辞可能错误）。 在 MCU+SDK 中、这相当于在调用“Board_driversOpen“后运行。  据我所知、这方面没有参考流程。 请尝试查看它是否能改善您看到的行为。

此致、

Lucas