This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
Other Parts Discussed in Thread: TMDS64EVM
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1661351/tmds64evm-evm-adaptions-to-connect-segger-j-link
器件型号： TMDS64EVM
您好团队：
您能不能简要介绍一下为了连接 SEGGER J-Link 调试器、需要在 TMDS64EVM 上实施哪些更改？
此致Manuel
您首先需要做的是将 TMDS64EVM JTAG 外设信号连接到 J-Link JTAG 连接器。 您可能 需要 根据 J-Link 手册中的 20 引脚 JTAG 连接器分配构建一个适配器以将相应的 JTAG 信号连接在一起。 J-Link 调试器似乎使用的引脚分配与 TMDS64EVM 相同。 您可以参考本 文档 来获取 TI 调试器引脚分配信息。
您需要确认 在正常运行期间通过下拉电阻将 TRSTn 信号保持在低电平的 TI 方法不会成为 J-Link 调试器的问题。 TI 期望调试器在通过 JTAG 与 AM64x 器件通信时能够将 TRSTn 信号驱动为高电平并过驱下拉电阻。 例如、如果 其 TRSTn 输出由开漏 缓冲器实现、J-Link 调试器将无法将 TRSTn 信号驱动为高电平。
我没有使用调试器的任何经验。 因此、 如果您对软件或如何使用调试器有疑问、我可能需要将此线程分配给其他人。 我只能在提出与 JTAG 信号电气和时序特性相关的问题时提供帮助。
此致、Paul
