• 状态 Resolved
  • 已锁定 已锁定
  • 回复 8 回复
  • 订户 0 订户
  • 视图 1052 视图
  • 用户 0 会员在此处
选项
选项
相关

This thread has been locked.

If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.

[参考译文] DRA821U：256MB DDR U-boot

admin
Guru**** 2538930 points


请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1071871/dra821u-256mb-ddr-u-boot

部件号：DRA821U
“线程：DRA821”中讨论的其它部件

您好，

我看到在 u-boot 默认 SPL 图像中，DM FW 加载于 DDR 地址0xA0000000，即安装在自定义主板上的 DDR 之外(256MB)。

是否可以修改 IPC_ECHO_testb_mcu1_0_release_strip.xer5f 以在256MB 边界内运行？

此致

罗伯托

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Roberto，

    256 MB 太小，无法引导 Linux。 最终用例是什么？

    此外，如果是 DRA821，DM FW 将以0x89000000加载：

    如果我们从0x8000000 + 256 MB = 0x90000000开始。

    因此，0x89000000仍低于256 MB。

    此致，
    凯尔西

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，凯尔蒂，

    我需要加载 u-boot 才能使用 eht 端口刷新 e-MMC 和 ospi flash 以传输编程数据，而不是加载 Linux。

    我不知道最终美国案例的真实 SW 结构，因为我只是为客户开发此产品的电路闪存。

    在预建映像上进行转储我可以看到：

    mkimage -l tispl.bin
    FIT description: Configuration to load ATF and SPL
    Created: Sat Aug 7 09:29:00 2021
    Image 0 (atf)
    Description: ARM Trusted Firmware
    Created: Sat Aug 7 09:29:00 2021
    Type: Firmware
    Compression: uncompressed
    Data Size: 39896 Bytes = 38.96 KiB = 0.04 MiB
    Architecture: AArch64
    OS: ARM Trusted Firmware
    Load Address: 0x70000000
    Image 1 (tee)
    Description: OPTEE
    Created: Sat Aug 7 09:29:00 2021
    Type: Trusted Execution Environment Image
    Compression: uncompressed
    Data Size: 378760 Bytes = 369.88 KiB = 0.36 MiB
    Image 2 (dm)
    Description: DM binary
    Created: Sat Aug 7 09:29:00 2021
    Type: Firmware
    Compression: uncompressed
    Data Size: 143344 Bytes = 139.98 KiB = 0.14 MiB
    Architecture: Unknown Architecture
    OS: Unknown OS
    Load Address: 0xa0000000
    Image 3 (spl)
    Description: SPL (64-bit)
    Created: Sat Aug 7 09:29:00 2021
    Type: Standalone Program
    Compression: uncompressed
    Data Size: 267536 Bytes = 261.27 KiB = 0.26 MiB
    Architecture: AArch64
    Load Address: 0x80080000
    Entry Point: 0x80080000
    Image 4 (k3-j7200-common-proc-board.dtb)
    Description: k3-j7200-common-proc-board
    Created: Sat Aug 7 09:29:00 2021
    Type: Flat Device Tree
    Compression: uncompressed
    Data Size: 10179 Bytes = 9.94 KiB = 0.01 MiB
    Architecture: ARM
    Default Configuration: 'k3-j7200-common-proc-board.dtb'
    Configuration 0 (k3-j7200-common-proc-board.dtb)
    Description: k3-j7200-common-proc-board
    Kernel: unavailable
    Firmware: atf
    FDT: k3-j7200-common-proc-board.dtb
    Loadables: tee
    dm
    spl

    如您所见，DM 图像加载为0xA0000000。

    我出了什么问题？

    此致  

    罗伯托

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    你好，Roberto，

    https://www.ti.com/tool/download/PROCESSOR-SDK-LINUX-J7200

    您是否可以安装上述用于 DRA821的 SDK，然后在预构建映像文件夹中检查 tispl.bin？

    凯尔西

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，凯尔蒂，

    我使用的是以前的 SDK 版本，这是对的。 但经过几次测试，我发现 OPTEE FW bl32.bin 也在256MB 边界@0x9e800000之外加载。

    我尝试修改该地址并重新编译 ARM 可信固件，我修改了 DTS 文件以反映我选择 的新地址0x8e800000。

    但是，每次在清理 tispl.bin 后 CPU 挂起。

    为了能够在不同的地址加载 OPTEE，我是否需要做其他更改？ 我是否必须重新编译 bl32.bin？  

    此致

    罗伯托  

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    罗伯托

    您是否需要加载 OPTEE？ 如果没有，您可以绕过 OPTEE，只需从 ATF 跳至 TISPL.BIN。 只需编译 ATF：

    $ make cross_compuate=AArch64-Linux-GNU- ARCH=AArch64 PLAT=K3 target_Board=generic
    基本上，我删除了“SPD=opted”，这样你就可以从 ATF 跳到 A72 SPL。 编译 bl31.bin 并替换它，如果继续，请告诉我。

    此致，
    凯尔西

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    凯尔西，

    我会尝试。 如果您想知道为什么在标准 U 形靴流三通管中加载，它的功能是什么？

    在此配置中，是否可以在 uboot 中启用 cpsw 驱动程序以启用 tftp 文件加载？

    此致

    罗伯托

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。

    您好，克蒂，

    我尝试过，除非我尝试将 DDR 长度限制为256MB，否则它可以正常工作。

    使用具有4GB DDR 的演示板，解决方案工作正常。 但是，如果我将 DTS 文件用于256MB DDR，那么处理器在跳转至 spl 后似乎停止运行：

    U-Boot SPL 2021.01-00003-g8bc6704c5f-dirty (Feb 16 2022 - 10:32:51 +0100)
    Model: BCP2021 B01 HW and up R5F
    EEPROM not available at 0x50, trying to read at 0x51
    Reading on-board EEPROM at 0x51 failed -19
    Board: J721EX-PM1-SOM rev E2
    SYSFW ABI: 3.1 (firmware rev 0x0015 '21.9.1--v2021.09a (Terrific Lla')
    EEPROM not available at 0x50, trying to read at 0x51
    Reading on-board EEPROM at 0x51 failed -19
    AVS init failed: -19
    k3_ddrss_probe(dev=41c86cc4)
    k3_ddrss_ofdata_to_priv(dev=41c86cc4)
    k3_ddrss_power_on(ddrss=41c8cbf8)
    k3_ddrss memorycontroller@0298e000: vtt-supply not found.
    LPDDR4_Probe: PASS
    LPDDR4_Init: PASS
    --->>> LPDDR4 Initialization is in progress ... <<<---
    k3_lpddr4_freq_update: received freq change req: req type = 1, req no. = 0
    k3_lpddr4_freq_update: received freq change req: req type = 0, req no. = 1
    k3_lpddr4_freq_update: received freq change req: req type = 1, req no. = 2
    k3_lpddr4_freq_update: received freq change req: req type = 2, req no. = 3
    k3_lpddr4_freq_update: received freq change req: req type = 1, req no. = 4
    k3_lpddr4_freq_update: received freq change req: req type = 2, req no. = 5
    LPDDR4_Start: PASS
    Trying to boot from UART
    CCxyzModem - CRC mode, 3(SOH)/495(STX)/0(CAN) packets, 5 retries
    Loaded 506444 bytes
    init_env from device 7 not supported!
    Starting ATF on ARM64 core...

    NOTICE: BL31 by Roby: v2.5(debug):08.01.00.006-dirty
    NOTICE: BL31: Built : 11:27:49, Feb 16 2022
    INFO: GICv3 without legacy support detected.
    INFO: ARM GICv3 driver initialized in EL3
    INFO: Maximum SPI INTID supported: 991
    INFO: SYSFW ABI: 3.1 (firmware rev 0x0015 '21.9.1--v2021.09a (Terrific Lla')
    INFO: BL31: Initializing runtime services
    INFO: BL31: cortex_a72: CPU workaround for 1319367 was applied
    INFO: BL31: cortex_a72: CPU workaround for cve_2018_3639 was applied
    INFO: BL31: Preparing for EL3 exit to normal world
    INFO: Entry point address = 0x80080000
    INFO: SPSR = 0x3c9
    INFO: SPSR1 = 0x3c9
    INFO: prima di cm_init_my_context
    INFO: prima di cm_prepare_el3_exit
    INFO: k3_bl31_setup: bl31_plat_runtime_setup

    Is it needed to change also something on the uboot compilation scripts?

    Regards

    Roberto

  • 0
    TI__Guru**** 2538930 points
    请注意，本文内容源自机器翻译，可能存在语法或其它翻译错误，仅供参考。如需获取准确内容，请参阅链接中的英语原文或自行翻译。
    [引用 userid="153156" url="~/support/processors-group/processors/f/processors-forum/1071871/dra821u-256m-DDR-u-boot/3988816#3988816"]使用具有4GB DDR 的演示板，解决方案可以正常工作。 但是，如果我使用 DTS 文件进行256MB DDR，那么处理器似乎在跳转至 spl 后停止运行：

    在评估板上，您可以尝试使用1GB DDR 限制吗？ 如果可以，请尝试使用512MB？

    凯尔西