This thread has been locked.
If you have a related question, please click the "Ask a related question" button in the top right corner. The newly created question will be automatically linked to this question.
https://e2e.ti.com/support/processors-group/processors/f/processors-forum/1071615/am6442-ddr-board-design
您好，
我的客户正在考虑 AM64x DDR 板的设计和布局。
AM64x/AM243x DDR 板设计和布局指南(修订版 a) https://www.tij.co.jp/jp/lit/an/spracu1a/spracu1a.pdf
他们还希望考虑 AM64x 设备的内部布线，因此客户希望获得比表2-6和2-7更多的信息。
请问每个信号的内部延迟时间？
此致，
赖
你好，赖，
我们通常不提供该信息，因为 IBIS 模型应该包括耦合封装 RLC 寄生虫，这比延迟估计更准确。
Shriram
