[参考译文] TMS320DM642：关于 PLL 并重置

解答1：说明最大 PLL 锁定时间的注释中提供的示例表明锁定时间的变化可能高达其典型值的150%。  因此 PLL 锁定时间的变化可能是75US x 1.5 = 112.5us。  您需要将112.5us 变体添加到典型值，以确定最大 PLL 锁定时间，75US + 112.5us = 187.5us。  但是，这假设您的参考时钟源是稳定的。   在许多情况下，晶体振荡器启动并达到有效振幅需要几毫秒。

解答2：讨论/reset 和 CLKMODE 输入的注释基本上是说，在 未声明/reset 的情况下，您永远不应该更改 CLKMODE 引脚的状态。 您的产品应设计为在 更改 CLKMODE 输入的逻辑状态之前断言/重置，并保持 /重置为低 ，直到 CLKMODE 输入 达到稳定的有效逻辑电平。  仅在声明/reset 时更改 CLKMODE。

A3：/reset 对 PLL 锁定没有任何影响。  但是，它可以防止处理器在 PLL 更改其输出频率时发生任何时钟故障时执行意外操作。 时钟故障可以通过创建比 预期更短的时钟周期来实现超频同步逻辑功能，这可能 会导致意外操作。   当 PLL 更改其输出频率时断言/重置将防止意外行为。

A4：我不熟悉与这些设备相关的设计细节。  因此，我建议采取保守的方法，并假设 DM642也有同样的限制。

此致，
保罗